JPH03252878A - 画像データ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、光学的な検査装置や文字認識装置等において
、撮像カメラ等から得られる画像データを、コンピュー
タ・システム等からなる画像処理部に入力する際に用い
られる画像データ入力装置に関する。

（従来の技術） 従来の画像データ入力装置は、第５図に示すように権威
されており、カメラ１が対象物を撮像し、得られたビデ
オ信号を走査信号発生器２およびＡ／Ｄ変換器３へ送る
。

走査信号発生器２は、ビデオ信号から垂直、水平の各走
査同期信号ａを抽出してメモリ書込信号発生器４、メモ
リアドレス発生器５およびＷｉ倣取込制御器６へ送ると
ともに、サンプリング信号すを生成してＡ／Ｄ変換器３
、メモリ書込信号発生器４およびメモリアドレス発生器
５へ送る。

Ａ／Ｄ変換器３は、サンプリング信号すのタイミングに
従い、ビデオ信号をその濃度に応じて例えば８ビツトの
ディジタル信号に変換し、画像メモリ７へ送る。

メモリ書込信号発生器４は、走査同期信号ａ、サンプリ
ング信号すおよび取込許可信号ｅに基づき、書込信号Ｃ
を生成して画像メモリ７へ送る。

メモリアドレス発生器５は、走査同期信号ａ、サンプリ
ング信号すおよび取込許可信号ｅに基づきアドレス信号
ｄを生成して画像メモリ７へ送る。

画像取込制御器６は、コンピュータ・システム８側から
システム・アドレス制御バス１５を介して画像取込要求
りがあると、走査同期信号ａに基づき、取込許可信号ｅ
を生成してメモリ書込信号発生器４およびメモリアドレ
ス発生器５へ送るとともに、走査同期信号ａを監視して
１フレ一ム分の画像データが取込まれた時点で、画像取
込完了通知ｆをシステム・アドレス制御バス１５に返す
。

画像メモリ７では、書込信号Ｃが入力されている間、Ａ
／Ｄ変換器３から送られるビデオ信号がアドレス信号ｄ
に指定されるアドレスへ順次書込まれ、さらにはコンピ
ュータ・システム８の制御により書込まれているｍｅデ
ータがシステム・データバス１４に送出されたり、格納
画像データの一部書換え等がおこなわれる。

第６図は、カメラ１においてラスク走査により撮像され
る画像を示すものであり、周知のように水平方向（Ｘ方
向）の走査と垂直方向（ｙ方向）の走査をしながら所定
間隔で撮像された信号の濃度レベルをサンプリングする
ことにより水平方向にｍ個の画素が撮像され、またこの
水平方向の走査に加え垂直方向にも走査されてフレーム
あたり１回の垂直走査につきｎ回の水平走査がおこなわ
れる。その結果、１フレ一ム画面はｍＸｎ個の画素によ
り構成され、各画素の濃度が後段のＡ／Ｄ変換器３にお
いて複数レベルに弁別され、さらに必要によりその他の
画素データも盛り込まれ８ビツトのディジタル信号に変
換される。

第７図は、上述したようにＡ／Ｄ変換器３において８ビ
ツトにディジタル変換されたビデオ信号が、画像メモリ
７に格納される際の割付けを示し、アドレス先頭の０番
地からｍ−ｎ−１番地まで走査順に画素データ（０，０
）　、　（０，１）　　・・・　が書込まれる。また、
画像メモリ７はそれぞれのアドレスが１６ビツトにより
構成されているが、これはコンピュータ・システム８と
のデータ授受をおこなうシステム・データバス１４のバ
ス巾１６ビツトと合致させるためのものであり、格納さ
れるデータ巾８ビットの２倍である。そのため、各アド
レスを構成するメモリ素子の下位８ビツトにビデオ信号
が書込まれる。

第８図は、ビデオ信号が画像メモリ７に書込まれまでの
タイミングを示し、水平同期信号ａの１周期の間に、サ
ンプリング信号すは一定間隔でｍ回オンとなり、さらに
このサンプリング信号すによりサンプリングされた画像
データの書込み先アドレスがアドレス信号ｄに指定され
、同時に画像データを指定されたアドレスに書込むタイ
ミングが書込信号Ｃにより指定される。

（発明が解決しようとする課！！り しかしながら、近年のコンピュータの高速化の要求にと
もない、コンピュータ・システム８例のシステム・デー
タバス１４のバス巾が３２ビツトや６４ビツトのものが
出現してきた。その結果、８ビツト巾の画像データを３
２ビツトや６４ビツトメモリ領域にアドレスごとに格納
したのでは、メモリ空間の利用効率が悪くなり、また画
像データを画像メモリからコンピュータ・システム８側
へ取込む際にも、処理能力に比べて処理サイクルあたり
の読取り量が少なく処理時間が相対的に長くなる等の不
都合が生じて、高速処理が可能なコンピュータ・システ
ムを用いてもその効果が充分に発揮できないという問題
があった。

本発明は上記問題点を解決するためになされたもので、
その目的とするところは、ビット巾の大きいコンピュー
タ・システムへの画像データの入力を効率的におこなう
とともに高速処理を可能にする画像データ人力装置を提
供することにある。

（課題を解決するための手段） 上記目的を達成するために、第１の発明は、出大側に接
続されるデータバスのライン構成と同数のメモリ素子を
アドレスごとに有し、シリアル入力された画像データが
アドレス順に格納される画像メモリと、この画像メモリ
の出力側に接続されるデータバスのライン数の少なくと
も半分以下のビット数により画素単位の画像情報をあら
わした画像データを、連続した２個以上ずつ同一アドレ
スに格納する手段とを備えたことを特徴とする。

また第２の発明は、デュアル・ボートメモリからなり、
シリアル入力された画像データがアドレス順に格納され
る画像メモリと、入力画像データを前記画像メモリへ書
込み処理している間に、書込み中のメモリアドレスをあ
らわす信号を外部の画像データ処理装置へ出力する手段
とを備えたことを特徴とする。

（作　用） 第１の発明においては、画素単位でシリアルに入力され
る画像データが２個以上の連続画素ごとに同一アドレス
に格納され、格納された画像データは出力側に接続され
たデータバスから処理サイクルごとにアドレス単位で出
力されることにより、画像データの出力に要する時間が
短縮される。

第２の発明においては、画像メモリをデュアル・ボート
メモリにするとともにアクセス中の画像メモリのアドレ
スを外部の画像データ処理装置へ出力するようにして、
画像データ更新の完了を待つことなく、画像データの更
新書込みと並行して、画像メモリに更新された画像デー
タを読取ることができる。

（実施例） 以下、図に沿って本発明の詳細な説明する。

第１図は本発明にかかる画像データ人力装置の実施例を
示すブロック図であり、第５図に示した従来例と共通な
部分には同一番号を付して説明を省略し、異なる部分に
ついてのみを説明する。

メモリアドレス発生器１１は、コンピュータ・システム
８側からシステム・アドレス制御バス１３を介して起動
指令が入力されると、走査同期信号ａ、サンプリング信
号すおよび取込許可信号ｅに基づきアドレス信号ｄを生
成してＩｊ倣メモリ９へ送るとともに２アドレス信号ｄ
の内容を内蔵するレジスタ（図示せず）に記憶してから
、入力完了アドレス信号８としてシステム・データバス
１２へ送る。

画像メモリ９は、３２ビツト巾のメモリ素子により構成
され、４分割してそれぞわモジュール９ａ、９ｂ、９ｃ
、９ｄとし、第２図に示すように入力される画像データ
が走査順に格納される。アドレスＯには、位置座標（０
，０）、（０，１）、（０，２）、（０３）の画像デー
タが順に格納される。以下、最終アドレス（ｍ−ｎ　／
　４　）　　　１まで入力された順に画素データが４個
ずつ格納される。この画像メモリ９では格納される画像
データ総数ｒｎ−ｎ個の４分の１のアドレス領域が割付
けられるため、メモリ空間が効率よく利用される。また
両像メモリ９は、デュアル・ボートメモリとして構成さ
れており、メモリ書込信号発生器４からの書込信号Ｃお
よびメモリアドレス発生器】】からのアドレス信号ｄに
よりＮ像データが書込み更新される以外に、コンピュー
タ・システム８側からシステム・アドレス制御バス１３
を介して入力されるアドレス信号ｊによっても、任意の
アドレスについて画像データの読出し／書込みがおこな
われる。

第３図は、ビデオ信号が画像メモリ９に書込まれる際の
タイミングを示し、水平同期信号ｉの１周期の間に、サ
ンプリング信号すは一定間隔でｍ回オンとなり、さらに
このサンプリング周期の４倍のタイ旦ングでサンプリン
グされた画像データの書込み先アドレスがアドレス信号
ｄにより指定される。つまりサンプリング４回分の画像
データが画像メモリ９内の同一アドレスに書込まれるこ
とになる。さらにモジュール９ａ〜９ｄごとに順番に生
成された書込信号ｐ、ｑ、ｒ、ｓは、す゛／ブリソゲさ
れた画像データをメモリ・モジュール９ａ〜９ｄの順に
書込ませる。

第４図は、画像メモリ９が入力された画像データにより
更新された後に、コンピュータ・システム８側へ画像デ
ータを送出する際のタイミングを示す０図ではシステム
・アドレス制御バス１３から画像取込要求りが画像取込
制御器５ｒ入力されると、次の垂直同期信号にのパルス
前縁部からさらに次のパルスの前縁部までの間、つまり
１フレームの間、取込許可信号ｅが生成される０次いで
メモリアドレス発生器１１からアドレス信号ｄが発生し
て、入力画像データの格納先を指定する。

同様にメモリアドレス発生器１１からは、アドレス信号
ｄの発生よりも若干の遅れ時間ｔ１をもって入力アドレ
ス信号ｇが発生して、コンピュータ・システム８側へ送
られる。コンピュータ・システム８側では、Ｈ倣メモリ
９がデュアルポートメモリであることにより、人力アド
レス信号ｇがあられすアドレス以前についてを、アドレ
ス信号ｊにより指定することにより、画像取込要求りの
出力から時間ｔ２の後に画像メモリ９からの画像データ
の読取りを開始することができる。すなわち従来は、取
込許可信号ｅの終了時に発生する画像取込完了通知ｆを
受取ってから、画像メモリ９に格納された画像データの
取込みが開始されたので、その待ち時間ｔ３に比べ、本
発明の待ち時間ｔ２は極めて短く、画像データ入力装置
としての応答性が向上する。

このように実施例では、画像メモリ９が効率良く用いら
れて従来のアドレス割付けに比べて小範囲のメモリ領域
ですむとともにアクセス時間も同様に短くすることがで
きる。またデュアル・ボートメモリも用いたことにより
、画像データの更新と並行してデータの処理装置への取
り込みが可能になり、応答性の向上、処理速度の高速化
をはかることができる。

なお、実施例では画像メモリおよびシステム・バスのデ
ータ巾が３２ビツトの場合を説明したが、同様に１６ビ
ツト、６４ビツトについても適用できる。また走査方式
も飛越走査方式の場合についても同様に適用できる。

（発明の効果） 以上述べたように第１の発明によれば、画素単位でシリ
アルに入力される画像データが２個以上の連続画素ごと
に同一アドレスに格納され、格納された画像データは、
出力側に接続されたデータバスから処理サイクルごとに
アドレス単位で出力４゜ されることにより、画像データの出力に要する時間が短
縮されてシステム・データバスやメモリのビット巾の大
きいコンピュータ・システムに接続された場合にもコン
ピュータ・システムの処理速度を損なうことなく画像デ
ータの入力ができる。

また、第２の発明によれば、画像メモリをデュアル・ポ
ートメモリにするとともにアクセス中の画体メモリのア
ドレスを外部の画像データ処理装置へ出力するようにし
て画像データ更新の完了をまつことなく、画像データの
更新書込みと並行して、画像メモリに更新された画像デ
ータの読取りが可能となり、処理速度、応答性を向上す
ることができる

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は画
像メモリのアドレスとデータの割付けを示すメモリマツ
プ、第３図は入力画像データの書込み動作を示すタイミ
ングチャート、第４図は格納されている画像データの取
込動作を示すタイミングチャート、第５図は従来例を示
すブロック図、第６図は入力画像のラスク走査を示す説
明図、第７図は従来例の画像メモリの構成を示すメモリ
マツプ、第８図は従来例の動作を示すタイミングチャー
トである。 ４・・・メモリ書込信号発生器　６・・・画像取込制御
器　８・・・コンピュータ・システム　９・・・画像メ
モリ　９ａ〜９ｄ・・・メモリモジュール　】１・・・
メモリアドレス発生器　１２・・・システム・データバ
ス　１３・・・システム・アドレス制御バスａ・・・走
査同期信号　ｂ・・・サンプリング信号Ｃ・・・書込信
号　　ｐ、ｑ、ｒ、ｓ・・・書込信号ｄ・・・アドレス
信号　ｅ・・・取込許可信号　ｆ・・・画像取込完了通
知　ｇ・・・人力完了アドレス信号ｈ・・・画像取込要
求　ｉ・・・水平同期信号　ｊ・・・アドレス信号　ｋ
・・・垂直同期信号 第 ２ 図 第 図 ｌ３Ｉｌｌ Ｉ鮎軒ｒ　　　　　　　　　−一→ を結社ｓ　　　−−Ｕ−］「→− ”　１７− 雪■− １Ｋ　４図

Claims (2)

【特許請求の範囲】
1. （１）出力側に接続されるデータバスのライン構成と同
   数のメモリ素子をアドレスごとに有し、シリアル入力さ
   れた画像データがアドレス順に格納される画像メモリと
   、 この画像メモリの出力側に接続されるデータバスのライ
   ン数の少なくとも半分以下のビット数により画素単位の
   画像情報をあらわした画像データを、連続した２個以上
   ずつ同一アドレスに格納する手段と、 を備えたことを特徴とする画像データ入力装置。
2. （２）デュアル・ポートメモリからなり、シリアル入力
   された画像データがアドレス順に格納される画像メモリ
   と、 入力画像データを前記画像メモリへ書込み処理している
   間に、書込み中のメモリアドレスをあらわす信号を外部
   の画像データ処理装置へ出力する手段と、 を備えたことを特徴とする画像データ入力装置。