JPH0368994A

JPH0368994A - 表示装置

Info

Publication number: JPH0368994A
Application number: JP1204640A
Authority: JP
Inventors: Kenichi Saito; 賢一斎藤; Yoshihiro Fujigami; 藤上　義弘; Tomohisa Kohiyama; 智久小檜山; Yoshiaki Kitatsume; 吉明北爪; Hiroyuki Nitta; 博幸新田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-08-09
Filing date: 1989-08-09
Publication date: 1991-03-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、表示制御装置に係り、特に、表示メモリへの
データ書き込みを高速に行うのに好適な表示装置に関す
る。

〔従来の技術〕

複数の表示メモリに対し、高速に書き込みを行うには、
特開昭５７−１８１５８９号公報に記載のように、各表
示メモリに対して、カラーレジスタを設けて、表示メモ
リへの同時アクセスを用いる手法がある。

また、複数の表示メモリに対し、高速に書き込みを行う
別の手法に、特開昭５５−９７４２　　号公報に記載の
ようなメモリ書込制御方式がある。

上記２つの従来技術を第４図、第５図を用いて説明する
。１０はＣＰＵ、５１，５２．５５は表示メモリ。

２１　、２２．２３は表示メモリ５１　、５２．５５に
対応するカラーレジスタである。このカラーレジスタ２
１，２２゜２３は、表示メモリ５１　、５２．５５への
書き込みデータを保持するものであり、ＣＰＵ１０から
データのセットを行う。書込制御回路４０は、ＣＰＵ１
０からのビットマスク情報と各カラーレジスタ２１　、
２２．２５の書き込みデータ７６、７７、７８により、
表示メモリ５１　、５２．５５に″対し、データの書き
込みを行う。すなわち、ビットマスク情報が１“のとき
には表示メモリにデータを書き込み、表示メモリの内容
を変更する。また１、ビットマスク情報が１０“のとき
は、データを書き込まないで、表示メモリの内容を保持
する。

次にその動作について、説明する。

表示メモリ５１　、５２．５５への書き込みデータをＣ
Ｐ　Ｕｌｏからカラーレジスタ２１　、２２．２３４こ
セットする。例えば、第５図（１）のようＩこ、カラー
レジスタ２１に’１１１１１１１１“　を、カラーレジ
スタ２２に’００００１１１１“を、カラーレジスタ２
３に’１１１１００００“モセットする。次にＣＰＵ１
０は表示メモリ５１　、５２．５５４こデータの書き込
み動作を行う。このとき、ＣＰＵ１０はデータバス７０
にビットマスク情報を出力する。書込制御回路４０は、
前記ビットマスク情報と、各カラーレジスタ２１．２２
゜２３出力のデータ７６、７７、７８により表示メモリ
５１゜５２．５５へのビット毎の書き込みを行う。すな
わち、第５図（１）のように、ビットマスク情報が’　
ｏｏｏｏｏｏｏｏ“のときには、表示メモリ５１　、５
２．５５へのデータ書き込みを行なわないため、内容は
保持される。また第５図（２）のように’　１１１１１
１１１“のときには、すべてのビットについて、データ
の書き込みを行う。また、第５図（５）のように、’０
１０１０１０１“とすれば４ドツト表示メモリへデータ
書き込みを行い、４ビット書き込みを行なわないように
することもできる。

このように、カラーレジスタ２１　、２２．２３の内容
をそのまま、それぞれ対応する表示メモリ５１　、５２
゜５３に同時にデータを書き込んだり、前記カラーレジ
スタの内容の一部だけを同時に書き込むことができる。

〔発明が解決しようとする課題〕

上記従来技術は、ＢＡＳＩＣ言語のＰＳＥＴコマンドの
ように、指定色で１ドツト表示メモリにデータを書き込
んで表示させる点描画の場合でも、第６図に示すような
フローチャート、すなわち、カラーレジスタ２１　、２
２．２５に書き込みデータをセットし、ＣＰＵ１Ｏから
ビットマスク情報を与えつつ、表示メモリ５１　、５２
．５３に書き込みを行なわなければならなかった。その
ため、点描画するのに時間がかかつてしまうという問題
があった〇本発明の目的は、点描画を高速に行うことに
ある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明は第１図のようｌこ
、ＣＰＵと複数の表示メモリとビットマスク情報及び書
込データにより、前記複数の表示メモリに対する書込動
作を制御する書込制御回路を有する表示制御装置におい
て、前記ＣＰＵからのデータの一部をデコードして、ビ
ットマスク情報を出力する第１のデコード手段と前記デ
ータの他の一部をデコードして、前記複数の表示メモリ
への書き込みデータを出力する第２のデコード手段を設
け、前記第１のデコード手段出力のビットマスク情報と
第２のデコード手段出力の書き込みデータとを用いて、
前記複数の表示メモリへデータを書き込むようにしたも
のである。

〔作用〕

ＣＰ　Ｕｌｏがデータを出力して、表示メモリ５１゜５
２．５５にデータの書き込みを行うと、第１のデコード
手段は、第２図のようｌこＣＰ　Ｕｌｏからのデータの
一部をデコードし、ビットマスク情報として、書込制御
回路４０に出力する。また、同時に第２のデコード手段
は、ＣＰＵ１０からのデータの他の一部をデコードして
、表示メモリ５１　、５２．５５への書き込みデータＪ
：＆：１ｉＦ込制御回路４０に出力する。このビットマ
スク情報と書き込みデータを用い、書込制御回路４０は
表示メモリ５１　、５２．５５に対し、データの書き込
みを行う。そのため、従来技術のようにカラーレジスタ
にデータを設定した後に、表示メモリに書き込みを行う
必要がなくなり、点描画を高速に行うことができる。

〔実施例〕

以下、本発明の一実施例を第１図及び第２図を用いて説
明する。

まず、実施例の構成について説明する。１０はＣＰＵ、
７０はデータバス、３０は第１のデコード手段、３１は
第２のデコード手段である。７１はビットマスク情報、
　７２．７５．７４は表示メモリ５１．５２．５５に対
応する書き込みデータである。４０は書込制御回路で、
ビットマスク情報７１及び書き込みデータ７２、７５．
７４により、表示メモリ５１　、５２．５３それぞれに
対し、データ書き込みの制＃を行う。

次ｌこ動作について説明する。ここでは、表示メモリ５
１　、５２．５５及びＣＰ　Ｕｌｏのデータバス幅を８
ｂｉｔとして説明する。

ＣＰＵ１０が表示メモリ５１　、５２．５５に対し書き
込みを行う。このとき、ＣＰＵ１０からデータバス７０
に出力されるデータのうち、Ｄ５〜Ｄ７ビツトはビット
マスク情報を示し、ＤＯビットは表示メモリ５１．ＤＩ
ビットは表示メモリ５２．Ｄ２ビットは表示メモリ５３
への書き込むデータを示す。第１のデコード手段３０は
、Ｄ５〜Ｄ７ビツトから第２図のようなビットマスク情
報７１ヲ出力する。すなわちビットマスク情報８ビツト
のうち、どのビットを′１“にするかをデータＤ５〜Ｄ
７ビツトをデコードして、決定する。同様に第２のデコ
ード手段３１は、′１“であるビットｌこ対応する表示
メモリへの書き込みデータとして、８ビツトすべて１１
“１０“であるビットに対応する表示メモリへの書き込
みデータとして、８ビツトすべて′０“を出力する。例
えば、ＤＯビットが１０“のときには、ＲＤ７〜ＲＤＯ
がゝｏｏｏｏｏｏｏｏ“となる。また、′１“の場合は
、ＲＤ７〜ＲＤＯが’１１１１１１１１“となる。

ここで、データＤ７〜ＤＯが’　０００００１１１“の
場合の動作を説明する。この場合、第１のデコード手段
３０はビットマスク情報７（）ｍ　７〜ｍＯに’　ｏｏ
ｏｏｏｏｎｌ“を出力して、書き込みデータ７２゜７５
．７４はすべて’　１１１１１１１１′が出力される。

書込制御回路４０を上記ビットマスク情報７１・ｍ７〜
ｍ。

と書き込みデータ７２．７５．７４を用いて、表示メモ
リ５１　、５２．５５に書き込みを行う。前記ビットマ
スク情報７１・ｍ７〜ｍＯと書き込みデータ７２．７５
．７４の場合は、表示メモ１Ｊ５１．５２．５５のそれ
ぞれＲＯ。

Ｇｏ、ＢＯのみデータとして１１“が書き込まれ、その
他のビットは書き換わらない。また、ＣＰＵ１０からの
データ７０・Ｄ７〜ＤＯが’　１００００１０１’であ
るとすると、ビットマスク情報７１・ｍ７〜ｍ０は、’
０００１０Ｃ１００“で書き込みデータ７２のＤＲ７〜
ＤＲＯは’　１１１１１１１１′、書き込みデータ７５
のＤＧ７〜ＤＧＯはゝｏｏｏｏｏｏｏｏ“、書き込みデ
ータ７４のＤＢ７〜ＤＢＯは’１１１１１１１１’とな
り、表示メモリ５２のＲ４、５４のＢ４に１１“、５５
（Ｆ）Ｇ４に１０“が書き込まれ、その他のビットには
データは書き込まれない。

このように、ＣＰＵＩ　Ｏからのデータを第１及び第２
のデコード手段に与え、表示メモリ５１　、５２゜５５
に書き込むだけで、点描画が行える。そのため、従来技
術のようにカラーレジスタに書き込みデータを設定する
必要がなく、点描画を高速に行うことができる。

また、第３図はモードレジスタ９０とマルチプレクサ９
２．９５．９４．９５を設けて、従来技術と本発明を併
用した実施例である。点描画を行うときには、モードレ
ジスタ９０の設定により、マルチプレクサ９２、９５．
９４．９５の出力に第１のデコード手段出力のビットマ
スク情報７１．第２のデコード手段出力の書き込みデー
タ７２．７５．７４が選択するようにすれば良い。この
実施例も＄１図の実施例と同等の効果が得られる。

また、上記２つの実施例では、データバス幅をｓ　ｂｔ
ｔととして説明したが、１６ｂｉｔ　、　３２ｂｉｔで
も８ｂｉｔの場合と同等の効果が得られる。

〔発明の効果〕

本発明によれば、１回のメモリアクセスで点描画を行う
ことができる。そのため、第６図のように従来技術のカ
ラーレジスタの設定を５回行う必要がなくなり、従来に
比べ２倍程高速に点描画を行うことができる。また、カ
ラーレジスタ設定を行うためのプログラムを不必要とな
り、プログラム容量を低減できるという効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例を説明する構成図、第２図は
第１図、第３図における第１及び第２のデコード手段の
機能説明図、第３図は本発明の別の実施例を説明する構
成図、第４図、第５図は従来技術の動作説明図、第６図
は従来技術での表示メモリへの書き込み動作を示すフロ
ーチャート図である。１０・−ＣＰ　Ｕ３０・・・第１のデコード手段３１・・・第２のデ、コード手段４０・・・書込制御回路５１　、５２．５５・・・表示メモリ

Claims

【特許請求の範囲】

１、ＣＰＵ（中央処理装置）と複数の表示メモリとビッ
トマスク情報及び書込データにより、前記複数の表示メ
モリに対する書込動作を制御する書込制御回路を有する
表示制御装置において、前記ＣＰＵからのデータの一部
をデコードして、ビットマスク情報を出力する第１のデ
コード手段と前記データの他の一部をデコードして、前
記複数の表示メモリへの書込データを出力する第２のデ
コード手段を設け、前記第１のデコード手段出力のビッ
トマスク情報と第２のデコード手段出力の書込データと
を用いて、前記複数の表示メモリへデータを書き込むこ
とを特徴とする表示装置。