JPS61245283A - 画像メモリの処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 画像メモリの処理方式であって、画像データをビット構
成からなるビットマツプのイメージデータとして格納す
るメモリを有する制御装置において、メモリの読取りデ
ータに演算を加え、演算値を書込む演算部を設け、演算
部の演算形式を指定できるよう構成し、中央処理装置の
負荷の軽減を図る。

〔従来の技術〕

画像データを印刷装置及びＣＲＴ表示装置に出力するの
に、画像データをビットマツプ形式のイメージ・データ
として格納するメモリ、即ちビットマツプ・メモリが用
いられている。このビットマツプ・メモリは厖大な容量
を必要とし、又このメモリを利用するＣＲＴ表示装置等
は複数であることから、ＣＲＴ表示装置等とメモリとを
制御する制御装置が用いられている。

一般に、この制御装置は、中央処理装置を内蔵し、この
中央処理装置がメモリの読取りを行ったデータに演算を
して、演算結果をメモリに書込むことをしている。

中央処理装置がメモリの読み／書きを行う場合には、勿
論中央処理装置のアドレス指示に基づいて行う。ところ
が、ビットマツプ・メモリは、１アドレスに対して、例
えば８ビツトのビットデータで構成されている。

従って、第２図に示すように、既に、メモリに格納され
たＡＢのデータにＣＤなるデータを加え・さらにＡＢと
ＣＤの交点を白抜きにしたいような要求があると、中央
処理装置はアドレスを指定して、該当するアドレスのデ
ータを読取り、すれにＣＤを加える書込みを行う。この
結果は、第３図に示すようになる。

これを目的とする画像を得ようとすると、中央処理装置
は読取ったデータに所要の演算を行わねばならず、中央
処理装置の負荷は増大し、又このためのプログラム作成
に時間を要するばかりでなアドレス指定、読取り、演算
、書込みの工程を必要とすることとなる。

従って、要求される画像を容易に得られ、中央処理装置
の負荷を軽減することのできる画像メモリの処理方式が
要望されている。

〔発明が解決しようとする問題点〕

従来の方式にては、所要の画像を得ようとするとその度
に、プログラムの作成とプログラム処理のために中央処
理装置の負荷が増大すると云うことが生じた。

本発明はこのような点にかんがみて創作されたもので、
簡易な構成で中央処理装置の負荷軽減の図れ、しかも書
替え処理が迅速に行える画像メモリの処理方式を提供す
ること目的としている。

〔問題点を解決するための手段〕

制御装置のメモリにビット単位に演算を行う演算部を付
設すると共に、演算部の演算形式を中央処理装置が指示
できる構成としている。

〔作用〕

所要とする演算形式を中央処理装置が指示することによ
り、アドレスに基づくデータの各ビットが演算部にて演
算され、メモリに書込まれ、中央処理装置の負荷軽減と
処理速度の向上が図れる。

〔実施例〕

第１図は本発明の実施例であって、制御装置３は、中央
処理装置１とビットマツプ・メモリ　（メモリと記す）
２と演算部４とレジスタ５とで構成されている。中央処
理装置１は演算部４に対して、例えば排他的論理和、論
理和等の指示を行う。演算部４は中央処理装置の指示に
基づいて、該当する演算を行う。

中央処理装置１は所要とするアドレスで演算部４を介し
てメモリ２をアクセスする。メモリ２から読取られたデ
ータは、レジスタ５に格納され、次に中央処理装置１か
ら入力されるデータとレジスタ５のデータとの演算を行
い、上記したアドレスに演算値を書込む。

尚、レジスタ５はアドレスで構成されるビット数、例え
ば８ビツトで構成され、演算部４も演算形式、例えば排
他的論理和がビット数に対応する８個設けである。

従って、本実施例の中央処理装置は、演算形式指示と１
回のアドレス指示によって演算値をメモリ２に格納する
こととなり、中央処理装置１は演算を行うことなく、ア
ドレス指示と書込み指示のみで処理時間の短縮が図れる
。

従来例にて説明した第３図の画像データを得ようとする
と、中央処理装置１は演算部４に排他的論理和の指示と
該当するアドレスの指示と書込み指示を行うのみにて所
要の画像データが得られる。

〔発明の効果〕

以上述べてきたように、本発明によれば、極めて簡易な
構成で所要とする画像データが得られ、中央処理装置の
負荷軽減及び処理時間の短縮が図れ、実用的に極めて有
用なものとなる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は所要と
する画像データの模式図、第３図は従来方式による画像
データの模式図である。 図において、１は中央処理装置、２はメモリ、３は制御
装置、４は演算部を示す。 ン１ミａ’Ｅｒｒ　）町：２０（辷ｔ）Ｊ４７”Ｄ・ｙ
７＠Ｉｌ１図 第２Ｆ！！Ｊ ＠葺粗方’１！；：、　ｔｚ　ｚ４里４象デゝりのネ莞
大ヨコ第３図

Claims (1)

1. 【特許請求の範囲】 中央処理装置（１）とメモリ（２）とを有し、前記中央
   処理装置（１）のアドレス指示に基づき前記メモリ（２
   ）の読取り演算を行い演算値の書込みをする制御装置（
   ３）において、 前記メモリ（２）に演算部（４）を付設すると共に、該
   演算部（４）の演算形式を変えられるように構成し、前
   記中央処理装置（１）の読取リアドレスによって所要の
   ビット単位の演算を行い、演算値を前記メモリに書込む
   よう構成したことを特徴とする画像メモリの処理方式。