JPH02196326A - ビットマップディスプレイによるキャラクタ表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はビットマツプデイスプレィによるキャラクタ表
示装置に関する。

（従来の技術） 従来、マイクロプロセッサ（以下、ＭＰＵという。）か
らの指示に従ってキャラクタジェネレータよりフォント
データを発生し、このフォントデータをビットマツプメ
モリに転送することによりそのキャラクタをデイスプレ
ィに表示するキャラクタ表示装置がある。

第３図はその従来例を示すものである。

この図において、１はＭＰ、Ｕ、２はＭＰＵバスである
。このＭＰＵバス２にはキャラクタジェネレータ３とビ
ットマツプメモリ４とが接続されている。このビットマ
ツプメモリ４にはＣＲＴユニット５が接続されている。

キャラクタ表示を行う場合、まず、ＭＰＵＩがキャラク
タコードをＭＰＵバス２を通じてキャラクタジェネレー
タ３に指示し、そのキャラクタコドに対応するフォント
データをキャラクタジェネレータ３から発生し、これを
ＭＰＵＩがＭＰＵバス２を通じて取込む。

その後、ＭＰＵＩが取込んだフォントデータをＭＰＵバ
ス２を通じてビットマツプメモリ４に書込み、その後、
ＣＲＴユニット５の画面」二にそのフォントデータを展
開する。

これにより、ＣＲＴユニット５の画面上にキャラクタを
表示することができるものである。

しかし、この装置のように、ＭＰＵＩがビットマツプメ
モリ４にフォントデータを転送する際、フォントデータ
取込み及びそのビットマツプメモリ４への書込みの２段
階のメモリアクセスを行うことは、スループットの観点
から好ましくなかった。

例えば、１キヤラクタが（２４Ｘ２４）　　ドツトで構
成され、ＭＰＵバス２のデータバス幅が１６ビツト、キ
ャラクタジェネレータ３が１スキヤンアドレスに付き２
４ビツトをパラレル出力するものである場合、１キヤラ
クタの表示に際して、ＭＰＵＩは、キャラクタジェネレ
ータ３からのフォントデータ取込み時に４８回、その取
込んだデータのビットマツプメモリ４への転送で４８回
で、計９６回のメモリアクセスが必要になる。

情報処理システムにおけるＭＰＵＩの使用時間は、この
データの入出力に大半が占められ、この入出力に関する
ＭＰＵＩの使用時間を低減することは、スループットを
著しく向上させることに繋がるため、ＭＰＵＩのデータ
入出力に関する使用時間の低減に有効な策の出現が従来
から要望されている。

そこで、第４図に示すものは、このような要望に答える
べく開発されたもので、ＣＲＴコントローラ等からなる
ＤＭＡ（Ｄｉｒｅｃｔ　　ＭｅｍｏｒｙＡｃ　ｃ　ｅ　
ｓ　ｓ）コントローラ６をＭＰＵバス２とビットマツプ
メモリ４との間に配置したものとなっている。

このものによれば、ＭＰＵＩがキャラクタコド及びその
キャラクタに対するアトリビュートコードからなるキャ
ラクタ指定データをＭＰＵバス２を通じてＤＭＡコント
ローラ６に指示し、このＤＭＡコントローラ６がＭＰＵ
バス２を通じてキャラクタジェネレータ３をアクセスす
ることにより、このキャラクタジェネレータ３から発生
されるフォントデータをＤＭＡコントローラ６が読込ん
でビットマツプメモリ４に書込むようになっている。こ
れにより、ＭＰＵ１のアクセスがＤＭＡコントローラ６
に対する片道で済み、ＭＰＵ１の負担が軽減され、スル
ープットを向上させることができる、というものである
。

〔発明が解決しようとする課題〕

しかしながら、ＭＰＵＩとＤＭＡコントローラ６との処
理速度が異なる、即ち、ＭＰＵ１の処理速度の方かＤＭ
Ａコントローラ６の処理速度よりも速いため、ＭＰＵ１
からのキャラクタ指定ブタが複数連続的にある場合、こ
のＤＭＡコントローラ６がＭＰＵバス２を使用している
ときにはＭＰＵＩがこれを使用できないため待時間を生
じるという問題かある。

本発明は、このような従来技術の有する問題点に鑑みて
なされたもので、その目的とするところは、キャラクタ
ジェネレータからのフォントブタをＭＰＵを介さすにビ
ットマツプメモリに転送するにあたり、ＭＰＵの処理を
停滞させないようにすることができるビットマツプデイ
スプレィによるキャラクタ表示装置を提供することにあ
る。

〔課題を解決するための手段〕

本発明のキャラクタ表示装置は、キャラクタフォントの
キャラクタコード及びそのキャラクタに対するアトリビ
ュートコードからなるキャラクタ指定データをその記憶
データとするキャラクタメモリかマイクロプロセッサの
バス上に接続され、このキャラクタメモリの記憶データ
を監視し、この記憶データの中に前記キャラクタ指定デ
ータとして新規のものを発見したとき、その新規キャラ
クタ指定データに対応するフォントデータをキャラクタ
ジェネレータからビットマツプメモリに転送する転送制
御手段を備え、このキャラクタジェネレータは前記マイ
クロプロセッサのバスとは分離したバスによりこの転送
制御手段と接続されていることを特徴とする。

〔作　用〕

本発明によれば、ＭＰＵかキャラクタ指定データをキャ
ラクタメモリに書込むと、転送制御手段によりこれが検
出され、以降は、この転送制御手段かＭＰＵバスとは分
離したバスを通じてフォントデータをビットマツプメモ
リに転送する。

したがって、キャラクタ指定データが連続して在る場合
でも、ＭＰＵはこれらをキャラクタメモリに連続して書
込み、直ちに後続の処理に移れることとなる。

〔実施例〕

以下に本発明の実施例について図面を参照しつつ説明す
る。

第１図は本発明の一実施例に係るキャラクタ表示装置の
全体構成を示すブロック図、第２図はその要部における
パスラインの詳細図である。

第１図において、７はキャラクタメモリ、８は転送コン
トローラである。

キャラクタメモリ７は、キャラクタフォントのキャラク
タコード及びそのキャラクタに対するアトリビュートコ
ードを記憶するもので、マルチポートメモリからなり、
その一方のポートがＭＰＵバス２に接続されている。

転送コントローラ８は、ＭＰＵバス２とは分離したバス
９によりキャラクタメモリ７の他方のホトに接続され、
このキャラクタメモリ７の記憶データを常時監視し、こ
の記憶データの中に上記キャラクタ指定データとして新
規のものを発見したとき、その新規キャラクタ指定デー
タに対応するフォントデータをキャラクタジェネレータ
３からビットマツプメモリに転送するものである。

ビットマツプメモリ４はシリアル出力ポートを有するマ
ルチポートメモリであり、ＭＰＵバス２とは別のバス１
０を通じてその一方のパラレルポートが転送コントロー
ラ８に接続されている。

キャラクタジェネレータ３は同じ＜ＭＰＵバス２とは分
離したバス１１により転送コントローラ８と接続されて
いる。

上記のように構成されたシステムの動作の詳細について
、第２図を参照しつつ説明する。

ＭＰＵＩかＭＰＩＪバス２を通じてキャラクタメモリ７
のチップセレクト入力端子ＣＳＩをオン（論理「１」）
にし、同ライト命令入力端子ＷＲ１をオンにすると、キ
ャラクタメモリ７が書込み可能な状態になる。

この状態で、ＭＰＵ１がＭＰＵバス２を通じてキャラク
タメモリ７のアドレス入出力端子Ａ１にアドレスデータ
を入力し、データ入出力端子Ｄ１に上記キャラクタ指定
データを入力すると、キャラクタメモリ７におけるその
アドレスデータにより指定されたアドレスにキャラクタ
指定データが書込まれる。この書込まれるキャラクタ指
定データにおけるアトリビュートデータの１ビツトは転
送要求フラッグとされており、ＭＰＵＩはデータを書込
む際にこの転送要求フラッグをオンにする。

一方、転送コントローラ８は、キャラクタメモリ７のチ
ップセレクト入力端子Ｃ８２をオンにし、同リード命令
入力端子ＲＤ２をオンにし、アドレス入出力端子Ａ２へ
のアドレスデータをインクリメントしてデータ入出力端
子Ｄ２から順次データを読出してその転送要求フラッグ
がオンになっているか否かを判定している。

その結果、転送要求フラッグがオンになっているアトリ
ビュートコードを発見した場合、転送コントローラ８は
、キャラクタジェネレータ３におけるそのキャラクタコ
ードに対応するフォントデータが格納されているアドレ
スのアドレスデータをキャラクタジェネレータ３のアド
レス入力端子Ａに入力してそのフォントデータをデータ
入出力端子りを通じて読出す。

次に、転送コントローラ８は、ビットマツプメモリ４の
ライトイネーブル入力端子ＷＥをオンにし、まず、行ア
ドレスストローブ入力端子ＲＡＳをオンにして、ＣＲＴ
ユニット５の画面における水平走査方向に相当する行ア
ドレスデータをアドレス入力端子Ａを通じて入力し、続
いて、列アドレスストローブ入力端子ＣＡＳをオンにし
て、ＣＲＴユニット５の画面における垂直走査方向に相
当する列アドレスデータをアドレス入力端子Ａを通じて
入力することにより、ビットマツプメモリ４に対して書
込みアドレスの指定を行い、ブタ入出力端子りを通じて
キャラクタジェネレータ３から読出したフォントデータ
をビットマツプメモリ４に書込む。その後、キャラクタ
メモリ７のライト命令入力端子ＷＲ２をオンにし、今回
の転送に関するキャラクタ指示データを読出したアドレ
スをアドレス入力端子Ａ２にアドレスデータを入力する
ことにより指定し、そのキャラクタ指示データのうち転
送要求フラッグをオフ（論理「０」）にしたものをキャ
ラクタメモリ７に書込むことにより、−文字のフォント
データの転送を完了する。

なお、転送コントローラ８はシステムの起動中、ビット
マツプメモリ４のアウトプットイネーブル端子ＯＥをオ
ンにしており、これによってビットマツプメモリ４はそ
の記憶データをシリアル出力している。

以上のように、ＭＰＵＩはＭＰＵバス２を通じてキャラ
クタメモリ７にキャラクタ指示データを書込むことによ
りフォントデータの転送を指示すれば、転送コントロー
ラ８がＭＰＵバス２とは分離したバス１０．１１を通じ
てキャラクタフォントをビットマツプメモリ４に転送す
る。

〔発明の効果〕

以上説明したように本発明によれば、ＭＰＵがキャラク
タ指定データをキャラクタメモリに書込むと、転送制御
手段によりこれが検出され、以降は、この転送制御手段
がＭＰＵバスとは分離したバスを通じてフォントデータ
をビットマツプメモリに転送するようにしているから、
従来のキャラクタデイスプレィと同様にキャラクタの高
速表示を達成することができ、キャラクタ指定データが
連続して在る場合でも、ＭＰＵはこれらをキャラクタメ
モリに連続して書込み、直ちに後続の処理に移れること
となるので、フォントデータ転送の際、ＭＰＵの処理を
停滞させないようにすることができるという効果を奏す
る。

【図面の簡単な説明】

第１図は本発明の一実施例に係るキャラクタ表示装置の
ブロック図、第２図はその要部におけるバス接続態様を
示すブロック図、第３図は従来技術の第１例となるキャ
ラクタ表示装置のブロック図、第４図は従来技術の第２
例となるキャラクタ表示装置のブロック図である。 １・・・マイクロプロセッサ（ＭＰＵ）、２・・・ＭＰ
Ｕバス、３・・・キャラクタジェネレータ、４・・・ビ
ットマツプメモリ、５・・・ＣＲＴユニット、６・・・
ＤＭＡコントローラ、７・・・キャラクタメモリ、８・
・・転送コントローラ、９，１０．１１・・・ＭＰＵバ
ス２とは分離したバス。

Claims (1)

【特許請求の範囲】
1. キャラクタフォントのキャラクタコード及びそのキャラ
   クタに対するアトリビュートコードからなるキャラクタ
   指定データをその記憶データとするキャラクタメモリが
   マイクロプロセッサのバス上に接続され、該キャラクタ
   メモリの記憶データを監視し、該記憶データの中に前記
   キャラクタ指定データとして新規のものを発見したとき
   、その新規キャラクタ指定データに対応するフォントデ
   ータをキャラクタジェネレータからビットマップメモリ
   に転送する転送制御手段を備え、該キャラクタジェネレ
   ータは前記マイクロプロセッサのバスとは分離したバス
   により該転送制御手段と接続されていることを特徴とす
   るビットマップディスプレイによるキャラクタ表示装置
   。