JPH06301764A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 イメージデータを入力・記憶・表示する各手
段を持つ情報処理装置において、イメージデータを入力
してから表示するまでの処理回数を少なくして待期時間
を減らせること。 【構成】 イメージデータを入力・記憶・表示する各手
段を持つ情報処理装置において、フレームメモリのメモ
リ空間をイメージスキャナからのデータ入力に対して
は、イメージメモリと同一空間に位置するような配置機
能とイメージスキャナからイメージメモリにイメージデ
ータを転送する際に、同時にフレームメモリにも間引か
れたイメージデータを書き込める機能とを追加した構
成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージデータ入力部
を持つ、パソコンワープロ等の情報処理装置に関するも
のである。

【０００２】

【従来の技術】図７は従来装置の構成図であり、光ファ
イルシステムのブロック図である。７０１はＣＰＵ（中
央処理装置）であり、システム全体を制御する。７０２
は文章データ、図形データを格納するＲＡＭ（Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、７０３は制御プ
ログラムを格納するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）、７０４は文字表示用のドットフォント格納
メモリＣＧＲＯＭ（Ｃｈａｒａｃｔｅｒ Ｇｅｎｅｒａ
ｔｅ ＲＯＭ）であり、７０５はハードディスク制御回
路で、ハードディスク７０６を制御する。７０７はＣＰ
Ｕバス、７０８はフレームメモリでＣＰＵ７０１に制御
され格納されたデータはディスプレイ７０９に表示され
る。７１０は入力機器インターフェイスであり、キーボ
ード７１１やマウス７１２及びイメージスキャナ７１３
の制御を行う。７１４はイメージメモリでイメージデー
タを格納し、データをレーザビームプリンタインターフ
ェイス７１５に送出し、レーザビームプリンタインター
フェイス７１５はレーザビームプリンタ７１６を制御す
る。

【０００３】図８は従来装置の実施例の説明図であり、
イメージスキャナ７１３より読み込まれたイメージデー
タをディスプレイ７０９に表示する手順を表している。
イメージデータのディスプレイ表示には、２回のイメー
ジデータ転送が必要である。イメージスキャナからイメ
ージメモリにイメージデータを転送する。８０１イメー
ジメモリのイメージデータを（必要ならば、ＣＰＵ等で
間引き処理（縮小処理）して）フレームメモリに転送す
る。フレームメモリ内のイメージデータがディスプレイ
に表示される。８０２縮小するのはイメージスキャナの
解像度とディスプレイの解像度が一致しないとき、ディ
スプレイにイメージ全体を表示させたいためである。
（例えば、イメージスキャナ：４００ＤＰＩ、ディスプ
レイ：２００ＤＰＩの時等）

【０００４】

【発明が解決しようとする課題】イメージデータをディ
スプレイに表示する場合、一度イメージメモリにイメー
ジデータを格納し、それを（必要ならば間引き処理（縮
小処理）して）フレームメモリに転送するという２回の
処理が必要である。これはロスタイムが多く不便であ
る。

【０００５】

【課題を解決するための手段】本発明の請求項１記載の
情報処理装置は、イメージデータの入力手段と、入力デ
ータを格納する記憶手段１と、イメージデータを含む情
報を表示する表示手段と表示データを格納する記憶手段
２とを持つ情報処理装置において、記憶手段２のメモリ
空間を記憶手段１と同一空間に位置させるような配置手
段を有することを特徴とする情報処理装置である。

【０００６】本発明の請求項２記載の情報処理装置は、
前記請求項１の情報処理装置において、入力手段の解像
度が表示手段のものより細かい場合には、入力データを
記憶手段１に転送する際に、該入力データを縮小して記
憶手段２に格納する手段を有することを特徴とする情報
処理装置である。

【０００７】

【作用】上記構成によりイメージスキャナより読み込ま
れたイメージデータを１回の処理でディスプレイに（必
要ならば縮小して）表示できる。又、イメージスキャナ
よりイメージメモリにイメージデータを転送すると同時
にディスプレイ表示されるようにすることで、処理回数
が少なくてすみ、イメージデータを表示されるまでの時
間も短縮される。更に必要ならば、間引き率（縮小率）
も変更可能となる。

【０００８】

【実施例】以下図面に示した本発明の実施例に基づき詳
細を説明する。尚これらの実施例に本発明は限定される
ものではないことは勿論である。

【０００９】図１は本発明装置の構成図であり、光ファ
イルシステムのブロック図である。１０１はＣＰＵ（中
央処理装置）であり、システム全体を制御する。１０２
は文章データ、図形データを格納するＲＡＭ（Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、１０３は制御プ
ログラムを格納するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）、１０４は文字表示用のドットフォント格納
メモリＣＧＲＯＭ（Ｃｈａｒａｃｔｅｒ Ｇｅｎｅｒａ
ｔｅ ＲＯＭ）であり、１０５はハードディスク制御回
路で、ハードディスク１０６を制御する。１０７はＣＰ
Ｕバス、１０８はフレームメモリでフレームメモリ制御
回路１１７に制御され格納されたデータはディスプレイ
１０９に表示される。１１０は入力機器インターフェイ
スでありキーボード１１１やマウス１１２及びイメージ
スキャナ１１３の制御を行う。１１４はイメージメモリ
でイメージデータを格納し、データをレーザビームプリ
ンタインターフェイス１１５に送出し、レーザビームプ
リンタインターフェイス１１５はレーザビームプリンタ
１１６を制御する。

【００１０】フレームメモリ、制御回路１１７は、プロ
グラマブルアドレスデコーダ４０１、間引き率レジスタ
４０２、間引き回路４０３、及びメモリ幅レジスタ４０
４等を有し、プログラマブルアドレスデコーダ４０１は
フレームメモリ１０８のメモリ空間をバス上の任意の位
置に配置可能とする。間引き率レジスタ４０２（Ｎ＝
１，２，４，８で設定可能）は、フレームメモリ１０８
に入力するイメージデータの間引く割合（１／Ｎ）を定
める。またメモリ空間領域をＮ²倍に拡張する。間引き
回路４０３は、入力されたイメージデータを間引いてフ
レームメモリ１０８に書き込めるようにする回路であ
る。

【００１１】メモリ幅レジスタ４０４はイメージメモリ
１１４のメモリ幅（メモリの折り返し長）を設定する。

【００１２】図２は本発明の実施例の説明図であり、メ
モリマップを表す。（但しイメージメモリ１１４は２Ｍ
バイト、フレームメモリ１０８は５１２Ｋバイトとす
る。）プログラマブルアドレスデコーダ４０１への設定
値と間引き率により、フレームメモリ１０８のメモリ空
間領域・位置が異る。

【００１３】（Ａ）はイメージメモリ１１４のメモリ空
間とフレームメモリ１０８のメモリ空間が重なっていな
いとき。

【００１４】（Ｂ）はイメージメモリ１１４のメモリ空
間とフレームメモリ１０８のメモリ空間が重なっている
とき。

【００１５】（Ｃ）はイメージメモリ１１４のメモリ空
間とフレームメモリ１０８のメモリ空間が重なっている
とき。間引き率はＮ＝２データ量は４倍となり、フレー
ムメモリ１０８のメモリ空間領域も４倍となる。

【００１６】（Ｂ），（Ｃ）では重なった領域にデータ
をライトするとイメージメモリ１１４とフレームメモリ
１０８の両方にライトされる。重なった領域からデータ
をリードするとイメージメモリ１１４からリードされ
る。

【００１７】この場合、フレームメモリ１０８は、ライ
ト時だけ有効でリードはできない。尚、フレームメモリ
１０８へのデータ書き込み速度は、イメージメモリ１１
４へのデータ書き込み速度より早い。

【００１８】図３は本発明の実施例の説明図であり、イ
メージスキャナ１１３より読み込まれたイメージデータ
をディスプレイ１０９ら表示する手順を表している。イ
メージデータのディスプレイ表示には、１回のイメージ
データ転送だけでよい。

【００１９】３０１フレームメモリ１０８のメモリ空間
がイメージメモリ１１４のメモリ空間と重なる様に（同
一空間）配置する。

【００２０】（プログラマブルアドレスデコーダ４０１
に所定のアドレス領域を設定する。→メモリマップ
（Ｂ））間引き率レジスタ４０２に間引き率、メモリ幅
レジスタ４０４にイメージメモリ幅を設定する。（メモ
リマップ（Ｃ）） ３０２イメージスキャナ１１３からイメージメモリ１１
４にイメージデータを転送する。

【００２１】（同時にフレームメモリ１０８にもイメー
ジデータが間引かれて入力される。すなわち、ディスプ
レイ１０９にイメージデータが表示される）尚、フレー
ムメモリ１０８のデータ書き込み方法、及びイメージデ
ータの間引き方法は、後述する。

【００２２】３０３フレームメモリ１０８のメモリ空間
はイメージメモリ１１４のメモリ空間と重ならない位置
に配置する。

【００２３】この後、フレームメモリ１０８は、通常の
メモリとしてアクセス可能である。（プログラマブルア
ドレスデコーダ４０１に所定のアドレス領域を設定す
る。→メモリマップ（Ａ））ここでフレームメモリ１０
８へのデータ書き込み方法を記す。図４は本発明の実施
例の説明図であり、フレームメモリ制御回路１１７のブ
ロック図である。

【００２４】データは、間引きの場合、バスより間引き
回路４０３、シフター４０５、ライトデータレジスタ４
０６、マルチプレクサＢ入力を通して、フレームメモリ
１０８に書き込まれる。

【００２５】データは、間引き無しの場合、バスよりマ
ルチプレクサＡ入力を通してフレームメモリ１０８に書
き込まれる。

【００２６】データを読み出す場合は、リードバッファ
４０７を通して、バス上にデータがのせられる。

【００２７】アドレスは、間引きの場合は、バスよりア
ドレス変換器４１５、マルチプレクサＢ入力を通して、
フレームメモリ１０８に与えられる。

【００２８】アドレスは、間引き無しの場合、バスより
マルチプレクサＡ入力を通してフレームメモリ１０８に
与えられる。

【００２９】間引き率レジスタ４０２より間引き率が、
間引き回路４０３、シフター４０５に与えられる。

【００３０】また、マルチプレクサ４０８、マルチプ
レクサ４０９にセレクト信号として与えられる。

【００３１】メモリ幅レジスタ４０４には、ＣＰＵ１０
１よりイメージメモリのメモリ幅が与えられ、メモリ幅
カウンタ４１０の初期値を与える。

【００３２】ライン間引き用カウンタ４１１は、メモリ
幅カウンタ４１０のキャリー信号よりライン間引き数、
及びタイミングをフレームメモリコントローラ４１２に
与える。

【００３３】フレームメモリコントローラ４１２は、フ
レームメモリ制御回路１１７全体の制御およびフレーム
メモリ１０８へのコントロール信号生成を行う。

【００３４】プログラマブルアドレスデコーダ４０１
は、バス上のアドレスを比較器４１４にてアドレスレジ
スタ４１３の値と比較して、アドレスデコードを行う。

【００３５】フレームメモリ１０８において、間引き無
しの場合、バス上のアドレス、データが各々マルチプレ
クサ４０８、マルチプレクサ４０９を通して、フレ
ームメモリ１０８に与えられる。

【００３６】プログラマブルアドレスデコーダ４０１に
て、バス上のアドレスをデコードして、該等メモリ領域
にあることを調べ、フレームメモリ１０８へのアクセス
か否かを判別する。該等メモリ領域にある場合、フレー
ムメモリコントローラ４１２がバス上のデータのリード
／ライトを行う。

【００３７】次にイメージデータの間引き方法（４分の
１間引きの場合）を記す。但し本例では、データの間引
き方法は、単純間引きであるが、その他細線保存間引き
等も考えられる。図５、図６は共に本発明の実施例の説
明図であり、図５はイメージメモリ１１４に転送される
イメージデータを示し、図６はドット間引き方法を表し
ている。

【００３８】このイメージデータは、イメージスキャナ
１１３より、イメージメモリ１１４に送られるイメージ
データである。メモリ幅は、イメージメモリ１１４のメ
モリ幅である。

【００３９】斜線は間引かれた後フレームメモリ１０８
に転送される有効イメージデータを示す。

【００４０】イメージスキャナ１１３からイメージメモ
リに転送されるバス上のイメージデータ（バイト転送と
する）は、アドレスデコーダにより判別されて、順次間
引き回路４０３に入力される。

【００４１】１バイト目のデータは間引き回路４０３を
通して４分の１にするため斜線で示すｂ０（ＬＳＢから
数えて１番目のビットをｂ０と示す。以下同様）とｂ４
だけが有効となる。このデータをシフター４０５を通過
することでｂ０はｂ０に、ｂ４はｂ１に変換されて（Ｌ
ＳＢ詰めで）有効データとしてライトデータレジスタ４
０６に書き込まれる。

【００４２】２バイト目のデータは間引き回路４０３を
通してｂ０とｂ４だけが有効となり、シフター４０５を
通過することでｂ０はｂ２に、ｂ４はｂ３に変換されて
（ＬＳＢ詰めで）有効データとしてライトデータレジス
タ４０６に書き込まれる。（前回有効データｂ０〜ｂ１
は格納されたまま。）３バイト目のデータは間引き回路
を通してｂ０とｂ４だけが有効となり、シフター４０５
を通過することでｂ０はｂ４に、ｂ４はｂ５に変換され
て（ＬＳＢ詰めで）ライトデータレジスタ４０６に書き
込まれる。（有効データｂ０〜ｂ３は格納されたま
ま。）４バイト目のデータは間引き回路４０３を通して
ｂ０とｂ４だけが有効となり、シフター４０５を通過す
ることでｂ０はｂ６に、ｂ４はｂ７に変換されて（ＬＳ
Ｂ詰めで）ライトデータレジスタ４０６に書き込まれ
る。（有効データｂ０〜ｂ５は格納されたまま。）４バ
イトのデータが入力されるとライトデータレジスタ４０
６の８ビット全てが有効となり、この１バイトがフレー
ムメモリ１０８に書き込まれる。１ライン（１メモリ幅
分のイメージデータ）について以上のように４バイト入
力で１バイトのフレームメモリ１０８書き込みが繰り返
し行われる。（アドレスはアドレスレジスタ４１３によ
り生成される。）１ライン分の転送が終了（メモリ幅カ
ウンタ４１０によりメモリ幅を数える）すると、次はラ
インの間引き行われ、次の３ラインは無効データのた
め、フレームメモリ１０８にはイメージデータは書き込
まれない。

【００４３】（これはライン間引き用カウンタにて制御
される。）５ライン目は、１ライン目と同様に間引き処
理されて４分の１だけフレームメモリ１０８に書き込ま
れる。以降、４ラインにつき１ラインだけドット間引き
処理されてフレームメモリ１０８に書き込まれる。

【００４４】以上のように、１ライン内についてはドッ
ト間引き処理を行い、ライン間についてはライン間引き
を行うことで、入力されたイメージデータが４分の１に
間引かれて（ドット数で１６分の１）フレームメモリ１
０８に書き込まれる。

【００４５】上記により、１回の処理でイメージデータ
のディスプレイ表示が可能となる。その他本発明は上記
しかつ図面に示した実施例のみに限定されるものではな
く、要旨を逸脱しない範囲で適宜変形して実施できるこ
とは勿論である。

【００４６】

【発明の効果】本発明によれば、上記構成により、イメ
ージスキャナより読みこまれたイメージデータを１回の
処理でディスプレイに（必要ならば縮小して）表示でき
る。又、イメージスキャナよりイメージメモリにイメー
ジデータを転送すると同時にディスプレイ表示されるよ
うにすることで、処理回数が少なくてすみ、イメージデ
ータが表示されるまでの時間も短縮される。

【００４７】更に、必要ならば間引き率（縮小率）も変
更可能となる。

【図面の簡単な説明】

【図１】本発明の構成図である。

【図２】本発明の実施例の説明図である。

【図３】本発明の実施例の説明図である。

【図４】本発明の実施例の説明図である。

【図５】本発明の実施例の説明図である。

【図６】本発明の実施例の説明図である。

【図７】従来装置の構成図である。

【図８】従来装置の実施例の説明図である。

【符号の説明】 １０１ ＣＰＵ １０２ ＲＡＭ １０３ ＲＯＭ １０４ ＣＧ １０５ ハードディスク制御回路 １０６ ハードディスク １０７ ＣＰＵバス １０８ フレームメモリ １０９ ディスプレイ １１０ 入力機器インターフェイス １１１ キーボード １１２ マウス １１３ イメージスキャナ １１４ イメージメモリ １１５ レーザビームプリンタインターフェイス １１６ レーザビームプリンタ １１７ フレームメモリ制御回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 イメージデータの入力手段と、入力デー
   タを格納する記憶手段１と、イメージデータを含む情報
   を表示する表示手段と表示データを格納する記憶手段２
   とを持つ情報処理装置において、記憶手段２のメモリ空
   間を記憶手段１と同一空間に位置させるような配置手段
   を有することを特徴とする情報処理装置。
2. 【請求項２】 前記請求項１の情報処理装置において、
   入力手段の解像度が表示手段のものより細かい場合に
   は、入力データを記憶手段１に転送する際に、該入力デ
   ータを縮小して記憶手段２に格納する手段を有すること
   を特徴とする情報処理装置。