JPH07175682A - メモリバンク切換型処理装置のデバッグ方法 - Google Patents
メモリバンク切換型処理装置のデバッグ方法Info
- Publication number
- JPH07175682A JPH07175682A JP5344522A JP34452293A JPH07175682A JP H07175682 A JPH07175682 A JP H07175682A JP 5344522 A JP5344522 A JP 5344522A JP 34452293 A JP34452293 A JP 34452293A JP H07175682 A JPH07175682 A JP H07175682A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- debugging
- clock signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 メモリバンク切換制御の正確なデバッグを可
能とするとともに、デバッグ効率を改善できるメモリバ
ンク切換型処理装置のデバッグ方法を提供する。 【構成】 メモリ制御回路８は、スイッチ７のプログラ
ム更新側への操作に応じて各Ｅ2 ＰＲＯＭ１１〜１ｎの
記憶内容を消去した後、新たな記憶内容の書き込み許可
を指示し、端末５５からの指示に応じて外部記憶装置５
６の新たなプログラムが制御回路５２を介して所定のＥ
2 ＰＲＯＭ１１〜１ｎに転送される。転送後のスイッチ
７の通常動作側へ操作により各Ｅ2 ＰＲＯＭ１１〜１ｎ
へ出力されていた書き込み許可を停止し、端末５５のデ
バッグ開始指示に応じて制御回路５２により新たに転送
されたプログラムに基づき処理装置１のデバッグが実施
される。
能とするとともに、デバッグ効率を改善できるメモリバ
ンク切換型処理装置のデバッグ方法を提供する。 【構成】 メモリ制御回路８は、スイッチ７のプログラ
ム更新側への操作に応じて各Ｅ2 ＰＲＯＭ１１〜１ｎの
記憶内容を消去した後、新たな記憶内容の書き込み許可
を指示し、端末５５からの指示に応じて外部記憶装置５
６の新たなプログラムが制御回路５２を介して所定のＥ
2 ＰＲＯＭ１１〜１ｎに転送される。転送後のスイッチ
７の通常動作側へ操作により各Ｅ2 ＰＲＯＭ１１〜１ｎ
へ出力されていた書き込み許可を停止し、端末５５のデ
バッグ開始指示に応じて制御回路５２により新たに転送
されたプログラムに基づき処理装置１のデバッグが実施
される。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵを有するメモリ
バンク切換型処理装置のデバッグ方法に関し、特に同じ
アドレスに重複して設けられた複数のメモリを切換制御
することによりメモリアクセスを行うメモリバンク切換
型処理装置のデバッグ方法に関するものである。
バンク切換型処理装置のデバッグ方法に関し、特に同じ
アドレスに重複して設けられた複数のメモリを切換制御
することによりメモリアクセスを行うメモリバンク切換
型処理装置のデバッグ方法に関するものである。
【０００２】
【従来の技術】ＣＰＵを搭載する処理装置を開発する場
合、搭載するＣＰＵと同等の動作を行う回路構成を有し
開発に有用な各種機能を備えたインサーキットエミュレ
ータを用いて、ソフトウェアおよびハードウェアのデバ
ッグが行なわれる。図３は、一般的なインサーキットエ
ミュレータを用いた開発システムを示す説明図であり、
同図において、３１は開発中の処理装置、５１はインサ
ーキットエミュレータである。
合、搭載するＣＰＵと同等の動作を行う回路構成を有し
開発に有用な各種機能を備えたインサーキットエミュレ
ータを用いて、ソフトウェアおよびハードウェアのデバ
ッグが行なわれる。図３は、一般的なインサーキットエ
ミュレータを用いた開発システムを示す説明図であり、
同図において、３１は開発中の処理装置、５１はインサ
ーキットエミュレータである。
【０００３】処理装置３１において、３２はＣＰＵ、３
６は製品完成時にプログラムが格納されるＲＯＭ、３３
は各種処理情報が格納されるＲＡＭ、３４は処理装置３
１の各部を制御する制御信号を入出力するためのＩ／Ｏ
インターフェース回路、３５はＣＰＵ３２にクロック信
号を供給するクロック発生回路である。
６は製品完成時にプログラムが格納されるＲＯＭ、３３
は各種処理情報が格納されるＲＡＭ、３４は処理装置３
１の各部を制御する制御信号を入出力するためのＩ／Ｏ
インターフェース回路、３５はＣＰＵ３２にクロック信
号を供給するクロック発生回路である。
【０００４】また、インサーキットエミュレータ５１に
おいて、５２はＣＰＵ３２と同等の回路構成を有し、Ｃ
ＰＵ３２の代わりにＣＰＵ３２のＩＣソケットを介して
開発する処理装置３１に接続される制御回路、５３は開
発途上のプログラムが格納されるＲＡＭである。さら
に、５５は使用者の操作に応じてインサーキットエミュ
レータ５１へ各種指示を出力するとともにデバッグ時に
おける各種状態情報を表示する端末、５６は開発途上の
プログラムが格納されている外部記憶装置である。
おいて、５２はＣＰＵ３２と同等の回路構成を有し、Ｃ
ＰＵ３２の代わりにＣＰＵ３２のＩＣソケットを介して
開発する処理装置３１に接続される制御回路、５３は開
発途上のプログラムが格納されるＲＡＭである。さら
に、５５は使用者の操作に応じてインサーキットエミュ
レータ５１へ各種指示を出力するとともにデバッグ時に
おける各種状態情報を表示する端末、５６は開発途上の
プログラムが格納されている外部記憶装置である。
【０００５】処理装置３１のデバッグを実施する場合、
まず端末５５から入力されたプログラム転送指示によ
り、外部記憶装置５６から対応する開発途上のプログラ
ムをＲＡＭ５３に転送しておく。次に、端末５５から入
力された処理開始指示に応じて、制御回路５２は、クロ
ック発生回路３５からのクロック信号に基づいてＲＡＭ
５３から開発途上のプログラムを読み込み、このプログ
ラムに従って、ＲＡＭ３３やＩ／Ｏインターフェース回
路３４を制御する。
まず端末５５から入力されたプログラム転送指示によ
り、外部記憶装置５６から対応する開発途上のプログラ
ムをＲＡＭ５３に転送しておく。次に、端末５５から入
力された処理開始指示に応じて、制御回路５２は、クロ
ック発生回路３５からのクロック信号に基づいてＲＡＭ
５３から開発途上のプログラムを読み込み、このプログ
ラムに従って、ＲＡＭ３３やＩ／Ｏインターフェース回
路３４を制御する。
【０００６】処理装置３１の動作に不具合がある場合に
は、ＲＡＭ５３内のプログラムのうち対応する箇所を修
正した後、修正されたＲＡＭ５３内のプログラムを実行
し、処理装置３１の動作に不具合がなくなるまで、繰り
返し実施される。
は、ＲＡＭ５３内のプログラムのうち対応する箇所を修
正した後、修正されたＲＡＭ５３内のプログラムを実行
し、処理装置３１の動作に不具合がなくなるまで、繰り
返し実施される。
【０００７】従って、このようなデバッグ中には、実行
するプログラムが必要に応じて随時修正されるため、内
容修正が簡単なＲＡＭ５３にプログラムを格納し、この
プログラムに基づき制御回路５２が実際のＣＰＵ３２と
同等の動作を行うものとなっており、通常、デバッグ時
には内容修正に比較的手間や作業時間を要するＲＯＭ３
６は使用されない。
するプログラムが必要に応じて随時修正されるため、内
容修正が簡単なＲＡＭ５３にプログラムを格納し、この
プログラムに基づき制御回路５２が実際のＣＰＵ３２と
同等の動作を行うものとなっており、通常、デバッグ時
には内容修正に比較的手間や作業時間を要するＲＯＭ３
６は使用されない。
【０００８】また、近年、処理装置の大型化・高機能化
に応じてＣＰＵに要求される処理も複雑化される傾向に
あり、大規模なソフトウェアを搭載する必要がある。一
般に、ＣＰＵがアクセスできるメモリ空間は、例えばそ
のＣＰＵが有するアドレス信号がｎビットである場合に
はｎ2 ビットとなるように、アドレス信号のビット数に
より制限されるものとなるが、プログラム容量の増大の
ためこれ以上のメモリ空間が必要とされる場合には、Ｃ
ＰＵがアクセスできるメモリ空間を仮想的に拡張する方
法が用いられる。
に応じてＣＰＵに要求される処理も複雑化される傾向に
あり、大規模なソフトウェアを搭載する必要がある。一
般に、ＣＰＵがアクセスできるメモリ空間は、例えばそ
のＣＰＵが有するアドレス信号がｎビットである場合に
はｎ2 ビットとなるように、アドレス信号のビット数に
より制限されるものとなるが、プログラム容量の増大の
ためこれ以上のメモリ空間が必要とされる場合には、Ｃ
ＰＵがアクセスできるメモリ空間を仮想的に拡張する方
法が用いられる。
【０００９】このようなメモリ空間を仮想的に拡張する
方法として、ある単位容量のメモリすなわちバンクメモ
リを同じアドレスに重複して設け、ＣＰＵから処理に応
じてこれら複数のメモリバンクのうちいずれか所望のも
のを選択して使用するメモリバンク切換方法がある。
方法として、ある単位容量のメモリすなわちバンクメモ
リを同じアドレスに重複して設け、ＣＰＵから処理に応
じてこれら複数のメモリバンクのうちいずれか所望のも
のを選択して使用するメモリバンク切換方法がある。
【００１０】図４は、メモリバンク切換方法を示す説明
図であり、同図において、４０はＣＰＵ、４１〜４ｎは
同一メモリ空間に設けられたメモリバンクを構成するＲ
ＯＭ、４０１はアドレスバス、４０２はバンク切換信
号、４０３はデータバスである。
図であり、同図において、４０はＣＰＵ、４１〜４ｎは
同一メモリ空間に設けられたメモリバンクを構成するＲ
ＯＭ、４０１はアドレスバス、４０２はバンク切換信
号、４０３はデータバスである。
【００１１】今、ＣＰＵ４０が所定の処理を行うため、
ＲＯＭ４２内に格納されているプログラムを実行する必
要が生じた場合には、現在実行しているプログラムによ
りＲＯＭ４２に対するバンク切換信号４０２のみを有効
とするとともに、ＲＯＭ４２に格納されているプログラ
ムのアドレスを示すアドレス信号をアドレスバス４０１
に出力する。これによりＲＯＭ４２から所望のプログラ
ムがデータバス４０３を介して読み込まれることにな
る。
ＲＯＭ４２内に格納されているプログラムを実行する必
要が生じた場合には、現在実行しているプログラムによ
りＲＯＭ４２に対するバンク切換信号４０２のみを有効
とするとともに、ＲＯＭ４２に格納されているプログラ
ムのアドレスを示すアドレス信号をアドレスバス４０１
に出力する。これによりＲＯＭ４２から所望のプログラ
ムがデータバス４０３を介して読み込まれることにな
る。
【００１２】
【発明が解決しようとする課題】従って、このような従
来の処理装置のデバッグ方法では、プログラム容量の増
加に応じてバンク切換方法を用いた場合、これらバンク
メモリの切換制御がプログラムにより行われるものであ
るためデバッグ時にこれを確認する必要があるととも
に、プログラムが同時にはアクセス不可能な複数のメモ
リバンク（ＲＯＭ４１〜４ｎ）に分割されて格納されて
いるため、一般的なインサーキットエミュレータでは、
デバッグ困難であるという問題点があった。
来の処理装置のデバッグ方法では、プログラム容量の増
加に応じてバンク切換方法を用いた場合、これらバンク
メモリの切換制御がプログラムにより行われるものであ
るためデバッグ時にこれを確認する必要があるととも
に、プログラムが同時にはアクセス不可能な複数のメモ
リバンク（ＲＯＭ４１〜４ｎ）に分割されて格納されて
いるため、一般的なインサーキットエミュレータでは、
デバッグ困難であるという問題点があった。
【００１３】すなわち、メモリバンク切換は、アドレス
に応じて自動的に切り換えられるものではなく、現在実
行中のプログラムにより次にアクセスするメモリバンク
を切換制御するものであり、デバッグ時において、この
ような切換制御が正常に実施されているか否かを確認し
ておく必要がある。
に応じて自動的に切り換えられるものではなく、現在実
行中のプログラムにより次にアクセスするメモリバンク
を切換制御するものであり、デバッグ時において、この
ような切換制御が正常に実施されているか否かを確認し
ておく必要がある。
【００１４】しかし、処理装置３１で用いられるバンク
メモリ切換方法は、その装置に固有な条件によりプログ
ラムが格納されるバンクメモリ（ＲＯＭ）の数および容
量が決定されるものであり、汎用性が要求されるインサ
ーキットエミュレータ５１では、デバッグ時に開発中の
プログラムを格納するＲＡＭ５３としてこのようなバン
クメモリ切換のための構成を備えていない。
メモリ切換方法は、その装置に固有な条件によりプログ
ラムが格納されるバンクメモリ（ＲＯＭ）の数および容
量が決定されるものであり、汎用性が要求されるインサ
ーキットエミュレータ５１では、デバッグ時に開発中の
プログラムを格納するＲＡＭ５３としてこのようなバン
クメモリ切換のための構成を備えていない。
【００１５】従って、バンクメモリ切換制御を含むすべ
ての動作についてインサーキットエミュレータ５１によ
りデバッグすることは困難であり、それぞれのメモリバ
ンク内における動作については、インサーキットエミュ
レータ５１によりデバッグするとともに、総合的な動作
については実際にＲＯＭ４１〜４ｎを搭載することによ
りデバッグすることになり、多大な労力と時間を要する
という問題点があった。
ての動作についてインサーキットエミュレータ５１によ
りデバッグすることは困難であり、それぞれのメモリバ
ンク内における動作については、インサーキットエミュ
レータ５１によりデバッグするとともに、総合的な動作
については実際にＲＯＭ４１〜４ｎを搭載することによ
りデバッグすることになり、多大な労力と時間を要する
という問題点があった。
【００１６】本発明はこのような課題を解決するための
ものであり、メモリバンク切換制御の正確なデバッグを
可能とするとともに、デバッグに要する労力と時間を短
縮でき、開発効率を高めることができるメモリバンク切
換型処理装置のデバッグ方法を提供することを目的とし
ている。
ものであり、メモリバンク切換制御の正確なデバッグを
可能とするとともに、デバッグに要する労力と時間を短
縮でき、開発効率を高めることができるメモリバンク切
換型処理装置のデバッグ方法を提供することを目的とし
ている。
【００１７】
【課題を解決するための手段】このような目的を達成す
るために、本発明によるメモリバンク切換型処理装置の
デバッグ方法は、メモリとして電気的に消去可能な不揮
発性メモリと、メモリに対して記憶内容の消去および書
き込み可否を指示するメモリ制御手段を備え、デバッグ
の際には、メモリ制御手段からの指示に応じてメモリの
記憶内容を消去するとともにメモリへの書き込みを許可
した後、ＣＰＵの代わりに接続されたデバッグ装置から
メモリへプログラムを転送し、プログラム転送終了に応
じてメモリ制御手段からの指示によりメモリへの書き込
みを不可とした後、デバッグ装置によるデバッグを実施
するようにしたものである。
るために、本発明によるメモリバンク切換型処理装置の
デバッグ方法は、メモリとして電気的に消去可能な不揮
発性メモリと、メモリに対して記憶内容の消去および書
き込み可否を指示するメモリ制御手段を備え、デバッグ
の際には、メモリ制御手段からの指示に応じてメモリの
記憶内容を消去するとともにメモリへの書き込みを許可
した後、ＣＰＵの代わりに接続されたデバッグ装置から
メモリへプログラムを転送し、プログラム転送終了に応
じてメモリ制御手段からの指示によりメモリへの書き込
みを不可とした後、デバッグ装置によるデバッグを実施
するようにしたものである。
【００１８】また、通常動作時にＣＰＵに供給される第
１のクロック信号と第１のクロック信号より高い周波数
の第２のクロック信号とを出力するクロック発生手段
と、クロック発生手段から出力される第１および第２の
クロック信号のうちのいずれかを選択してＣＰＵに出力
するクロック切換手段とを備え、デバッグの際における
メモリへのプログラム転送時には、クロック切換手段に
より第２のクロック信号を切換出力し、デバッグ装置
は、第２のクロック信号に基づいて動作することよりメ
モリに対してプログラムを高速に転送するようにしたも
のである。
１のクロック信号と第１のクロック信号より高い周波数
の第２のクロック信号とを出力するクロック発生手段
と、クロック発生手段から出力される第１および第２の
クロック信号のうちのいずれかを選択してＣＰＵに出力
するクロック切換手段とを備え、デバッグの際における
メモリへのプログラム転送時には、クロック切換手段に
より第２のクロック信号を切換出力し、デバッグ装置
は、第２のクロック信号に基づいて動作することよりメ
モリに対してプログラムを高速に転送するようにしたも
のである。
【００１９】
【作用】従って、デバッグの際には、メモリ制御手段か
らの指示に応じてメモリの記憶内容が消去されるととも
にメモリへの書き込みが許可された後、ＣＰＵの代わり
に接続されたデバッグ装置からメモリへプログラムが転
送され、プログラム転送終了に応じてメモリ制御手段か
らの指示によりメモリへの書き込みが不可とされた後、
デバッグ装置によるデバッグが実施される。
らの指示に応じてメモリの記憶内容が消去されるととも
にメモリへの書き込みが許可された後、ＣＰＵの代わり
に接続されたデバッグ装置からメモリへプログラムが転
送され、プログラム転送終了に応じてメモリ制御手段か
らの指示によりメモリへの書き込みが不可とされた後、
デバッグ装置によるデバッグが実施される。
【００２０】また、デバッグの際におけるメモリへのプ
ログラム転送時には、クロック切換手段により第２のク
ロック信号が切換出力され、デバッグ装置により、通常
動作時の第１のクロック信号より周波数の高い第２のク
ロック信号に基づいてメモリに対してプログラムが高速
に転送される。
ログラム転送時には、クロック切換手段により第２のク
ロック信号が切換出力され、デバッグ装置により、通常
動作時の第１のクロック信号より周波数の高い第２のク
ロック信号に基づいてメモリに対してプログラムが高速
に転送される。
【００２１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例であるメモリバンク切換型
処理装置のブロック図である。同図において、１は開発
途上のメモリバンク切換型の処理装置である。
る。図１は本発明の一実施例であるメモリバンク切換型
処理装置のブロック図である。同図において、１は開発
途上のメモリバンク切換型の処理装置である。
【００２２】また、処理装置１において、２はＣＰＵ、
１１〜１ｎはプログラムを格納し電気的に消去可能なＥ
2 ＰＲＯＭ、３はＣＰＵ２動作時に各種処理情報を格納
するＲＡＭ、４は処理装置１の各部を制御する制御信号
を入出力するためのＩ／Ｏインターフェース回路、５は
周波数の異なる複数のクロック信号を出力するクロック
発生回路、６はクロック発生回路５からのクロック信号
のうちのいずれかを選択出力するクロック切換回路であ
る。
１１〜１ｎはプログラムを格納し電気的に消去可能なＥ
2 ＰＲＯＭ、３はＣＰＵ２動作時に各種処理情報を格納
するＲＡＭ、４は処理装置１の各部を制御する制御信号
を入出力するためのＩ／Ｏインターフェース回路、５は
周波数の異なる複数のクロック信号を出力するクロック
発生回路、６はクロック発生回路５からのクロック信号
のうちのいずれかを選択出力するクロック切換回路であ
る。
【００２３】７はＥ2 ＰＲＯＭ１１〜１ｎにプログラム
の更新を指示するスイッチ、８はスイッチ７の出力に応
じてＥ2 ＰＲＯＭ１１〜１ｎに書き込みの可否および消
去を指示するメモリ制御信号を出力するとともに、クロ
ック切換回路６に対してクロック信号の切換を指示する
メモリ制御回路である。
の更新を指示するスイッチ、８はスイッチ７の出力に応
じてＥ2 ＰＲＯＭ１１〜１ｎに書き込みの可否および消
去を指示するメモリ制御信号を出力するとともに、クロ
ック切換回路６に対してクロック信号の切換を指示する
メモリ制御回路である。
【００２４】また、１０１はＥ2 ＰＲＯＭ１１〜１ｎへ
のアドレスバス、１０２はバンク切換信号、１０３はデ
ータバス、１０４はＥ2 ＰＲＯＭ１１〜１ｎへ書き込み
の可否および消去を指示するメモリ制御信号である。
のアドレスバス、１０２はバンク切換信号、１０３はデ
ータバス、１０４はＥ2 ＰＲＯＭ１１〜１ｎへ書き込み
の可否および消去を指示するメモリ制御信号である。
【００２５】次に図２を参照して、本発明の動作として
インサーキットエミュレータを用いてデバッグを行う場
合について説明する。図２は、インサーキットエミュレ
ータ５１を用いたデバッグ処理手順を示すフローチャー
トである。なお、デバッグには前述（図３）と同様に、
汎用のインサーキットエミュレータ５１が用いられるも
のとし、開発対象である処理装置１にはＣＰＵ２のＩＣ
ソケットを介して接続されるものとする。
インサーキットエミュレータを用いてデバッグを行う場
合について説明する。図２は、インサーキットエミュレ
ータ５１を用いたデバッグ処理手順を示すフローチャー
トである。なお、デバッグには前述（図３）と同様に、
汎用のインサーキットエミュレータ５１が用いられるも
のとし、開発対象である処理装置１にはＣＰＵ２のＩＣ
ソケットを介して接続されるものとする。
【００２６】まず、スイッチ７をプログラム更新側に設
定操作し（ステップ２１）、メモリ制御回路８に対し
て、それぞれのＥ2 ＰＲＯＭ１１〜１ｎを書き込み可能
に設定するよう指示する。
定操作し（ステップ２１）、メモリ制御回路８に対し
て、それぞれのＥ2 ＰＲＯＭ１１〜１ｎを書き込み可能
に設定するよう指示する。
【００２７】メモリ制御回路８は、これに応じてプログ
ラム更新を認識し、クロック切換回路６に対してクロッ
ク信号を通常動作時のクロック周波数より高いクロック
信号に切換える指示を出力するとともに（ステップ２
２）、各Ｅ2 ＰＲＯＭ１１〜１ｎに対してメモリ制御信
号１０４により記憶内容の消去を指示し、これに応じて
各Ｅ2 ＰＲＯＭ１１〜１ｎは、記憶している以前のプロ
グラムを消去する（ステップ２３）。
ラム更新を認識し、クロック切換回路６に対してクロッ
ク信号を通常動作時のクロック周波数より高いクロック
信号に切換える指示を出力するとともに（ステップ２
２）、各Ｅ2 ＰＲＯＭ１１〜１ｎに対してメモリ制御信
号１０４により記憶内容の消去を指示し、これに応じて
各Ｅ2 ＰＲＯＭ１１〜１ｎは、記憶している以前のプロ
グラムを消去する（ステップ２３）。
【００２８】次に、メモリ制御回路８は、各Ｅ2 ＰＲＯ
Ｍ１１〜１ｎに対してメモリ制御信号１０４により新た
な記憶内容の書き込み許可を指示し、端末５５から入力
されたプログラム転送指示に応じて、外部記憶装置５６
に格納されている新たなプログラムがインサーキットエ
ミュレータ５１の制御回路５２を介して所定のＥ2 ＰＲ
ＯＭ１１〜１ｎに、通常動作時より周波数の高いクロッ
ク信号により高速で転送される（ステップ２４）。
Ｍ１１〜１ｎに対してメモリ制御信号１０４により新た
な記憶内容の書き込み許可を指示し、端末５５から入力
されたプログラム転送指示に応じて、外部記憶装置５６
に格納されている新たなプログラムがインサーキットエ
ミュレータ５１の制御回路５２を介して所定のＥ2 ＰＲ
ＯＭ１１〜１ｎに、通常動作時より周波数の高いクロッ
ク信号により高速で転送される（ステップ２４）。
【００２９】この場合、プログラムが転送されるそれぞ
れのＥ2 ＰＲＯＭ１１〜１ｎは、バンク切換信号１０２
により選択されるとともに、アドレスバス１０１により
格納するアドレスが選択されており、データバス１０３
に出力されたプログラムデータが書き込み信号（図示せ
ず）により対応するＥ2 ＰＲＯＭ１１〜１ｎの所定アド
レスに書き込まれる。
れのＥ2 ＰＲＯＭ１１〜１ｎは、バンク切換信号１０２
により選択されるとともに、アドレスバス１０１により
格納するアドレスが選択されており、データバス１０３
に出力されたプログラムデータが書き込み信号（図示せ
ず）により対応するＥ2 ＰＲＯＭ１１〜１ｎの所定アド
レスに書き込まれる。
【００３０】デバッグに必要なすべてのプログラムが各
Ｅ2 ＰＲＯＭ１１〜１ｎへ転送された後（ステップ２
５）、スイッチ７を通常動作側に設定する（ステップ２
６）。
Ｅ2 ＰＲＯＭ１１〜１ｎへ転送された後（ステップ２
５）、スイッチ７を通常動作側に設定する（ステップ２
６）。
【００３１】これによりメモリ制御回路８は、プログラ
ム更新処理の終了を認識し、各Ｅ2ＰＲＯＭ１１〜１ｎ
へ出力されていたメモリ制御信号１０４による書き込み
許可を停止するとともに（ステップ２７）、クロック切
換回路６に対してクロック信号の周波数を通常動作側に
切換えるよう指示し、これによりクロック切換回路６
は、クロック信号の周波数をプログラム転送時よりは低
い通常動作側に切り換える（ステップ２８）。
ム更新処理の終了を認識し、各Ｅ2ＰＲＯＭ１１〜１ｎ
へ出力されていたメモリ制御信号１０４による書き込み
許可を停止するとともに（ステップ２７）、クロック切
換回路６に対してクロック信号の周波数を通常動作側に
切換えるよう指示し、これによりクロック切換回路６
は、クロック信号の周波数をプログラム転送時よりは低
い通常動作側に切り換える（ステップ２８）。
【００３２】この後、端末５５からのデバッグ開始指示
に応じて、インサーキットエミュレータ５１の制御回路
５２は、ＲＡＭ５３ではなく新たに外部記憶装置５６か
ら各Ｅ2 ＰＲＯＭ１１〜１ｎに転送された開発途上のプ
ログラムに基づき処理装置１の制御を実施することによ
りデバッグを開始し、その動作に不具合が発生した場合
には、外部記憶装置５６に格納されているプログラムが
修正された後、前述の手順が繰り返し実施されることに
なる。
に応じて、インサーキットエミュレータ５１の制御回路
５２は、ＲＡＭ５３ではなく新たに外部記憶装置５６か
ら各Ｅ2 ＰＲＯＭ１１〜１ｎに転送された開発途上のプ
ログラムに基づき処理装置１の制御を実施することによ
りデバッグを開始し、その動作に不具合が発生した場合
には、外部記憶装置５６に格納されているプログラムが
修正された後、前述の手順が繰り返し実施されることに
なる。
【００３３】従って、開発時においても実製品と同様に
メモリバンク切換方法を用いたデバッグが実施されるこ
とになり、汎用のインサーキットエミュレータ５１を用
いてメモリバンク切換の制御を含むプログラムの開発・
デバッグが実施されることになる。
メモリバンク切換方法を用いたデバッグが実施されるこ
とになり、汎用のインサーキットエミュレータ５１を用
いてメモリバンク切換の制御を含むプログラムの開発・
デバッグが実施されることになる。
【００３４】また、プログラム転送時にクロック信号の
周波数が通常動作時より高いものに自動的に切り換えら
れるため、これに応じて動作するインサーキットエミュ
レータ５１の制御回路５２によるプログラムの転送処理
に要する時間が短縮される。
周波数が通常動作時より高いものに自動的に切り換えら
れるため、これに応じて動作するインサーキットエミュ
レータ５１の制御回路５２によるプログラムの転送処理
に要する時間が短縮される。
【００３５】なお、以上の説明において、プログラムを
格納するメモリとして不揮発性であって電気的に消去可
能なメモリの一つであるＥ2 ＰＲＯＭを用いた場合に説
明したが、これと同等な機能を有するものであれば本発
明と同様の効果を得ることが可能であり、また所定単位
のメモリを一度に消去可能なフラッシュＥ2 ＰＲＯＭを
用いることにより、以前のプログラムを消去するために
要する時間を短縮することが可能となる。
格納するメモリとして不揮発性であって電気的に消去可
能なメモリの一つであるＥ2 ＰＲＯＭを用いた場合に説
明したが、これと同等な機能を有するものであれば本発
明と同様の効果を得ることが可能であり、また所定単位
のメモリを一度に消去可能なフラッシュＥ2 ＰＲＯＭを
用いることにより、以前のプログラムを消去するために
要する時間を短縮することが可能となる。
【００３６】また、スイッチ７の操作によりメモリ制御
回路８へプログラム転送開始および終了を認識させるよ
うにした場合について説明したが、ＣＰＵ２の所定の出
力端子を用いてインサーキットエミュレータ５１側から
メモリ制御回路８へプログラム転送開始および終了を認
識させるようにしてもよい。これにより使用者によるス
イッチ７の操作が省け、作業負担が軽減されることにな
る。
回路８へプログラム転送開始および終了を認識させるよ
うにした場合について説明したが、ＣＰＵ２の所定の出
力端子を用いてインサーキットエミュレータ５１側から
メモリ制御回路８へプログラム転送開始および終了を認
識させるようにしてもよい。これにより使用者によるス
イッチ７の操作が省け、作業負担が軽減されることにな
る。
【００３７】さらに、以上の説明において、クロック発
生回路５により異なる周波数の複数のクロック信号を発
生させ、クロック切換回路６により通常動作時およびプ
ログラム転送時に応じていずれかを選択出力するように
した場合について説明したが、クロック発生回路５によ
りより高い周波数のクロック信号のみを出力させ、クロ
ック切換回路６において必要に応じてこれを分周したク
ロック信号を出力するようにしてもよい。
生回路５により異なる周波数の複数のクロック信号を発
生させ、クロック切換回路６により通常動作時およびプ
ログラム転送時に応じていずれかを選択出力するように
した場合について説明したが、クロック発生回路５によ
りより高い周波数のクロック信号のみを出力させ、クロ
ック切換回路６において必要に応じてこれを分周したク
ロック信号を出力するようにしてもよい。
【００３８】
【発明の効果】以上説明したように、本発明は、メモリ
バンク切換の対象となるプログラムを格納するメモリと
してＥ2 ＰＲＯＭのような電気的に消去可能な不揮発性
メモリを用いるとともに、Ｅ2 ＰＲＯＭを書き込みの可
否および消去を制御するメモリ制御回路を設けて、開発
途上のプログラムをＥ2 ＰＲＯＭに転送し、これに基づ
きインサーキットエミュレータでデバッグを実施するよ
うにしたものである。さらにクロック信号を切換えるク
ロック切換回路を設けて、プログラム転送時には通常動
作時より高い周波数のクロック信号を出力するようにし
たものである。
バンク切換の対象となるプログラムを格納するメモリと
してＥ2 ＰＲＯＭのような電気的に消去可能な不揮発性
メモリを用いるとともに、Ｅ2 ＰＲＯＭを書き込みの可
否および消去を制御するメモリ制御回路を設けて、開発
途上のプログラムをＥ2 ＰＲＯＭに転送し、これに基づ
きインサーキットエミュレータでデバッグを実施するよ
うにしたものである。さらにクロック信号を切換えるク
ロック切換回路を設けて、プログラム転送時には通常動
作時より高い周波数のクロック信号を出力するようにし
たものである。
【００３９】従って、メモリバンク切換型処理装置のデ
バッグ方法において、メモリバンク切換制御の実製品に
即した正確なデバッグが可能になるとともに、デバッグ
に要する労力と時間を短縮でき、さらにプログラム転送
を高速化することが可能であり、全体として開発効率を
高めることができるという格別な効果を奏するものであ
る。
バッグ方法において、メモリバンク切換制御の実製品に
即した正確なデバッグが可能になるとともに、デバッグ
に要する労力と時間を短縮でき、さらにプログラム転送
を高速化することが可能であり、全体として開発効率を
高めることができるという格別な効果を奏するものであ
る。
【図面の簡単な説明】
【図１】本発明の一実施例によるメモリバンク切換型処
理装置のブロック図である。
理装置のブロック図である。
【図２】図１のメモリバンク切換型処理装置のデバッグ
手順を示すフローチャートである。
手順を示すフローチャートである。
【図３】従来の処理装置のデバッグ方法を示す説明図で
ある。
ある。
【図４】一般的なメモリバンク切換方法を示す説明図で
ある。
ある。
１ 処理装置 ２ ＣＰＵ ３ ＲＡＭ ４ Ｉ／Ｏインターフェース回路 ５ クロック発生回路 ６ クロック切換回路 ７ スイッチ ８ メモリ制御回路 １１〜１ｎ Ｅ2 ＰＲＯＭ １０１ アドレスバス １０２ バンク切換信号 １０３ データバス １０４ メモリ制御信号
Claims (2)
- 【請求項１】 ＣＰＵと、プログラムを格納するととも
に同じアドレス空間に重複して配置された複数のメモリ
とを有し、前記メモリを切換制御することにより所定の
プログラムを読み出し、これを実行することにより各種
処理を行うメモリバンク切換型処理装置において、 前記メモリは、電気的に消去可能な不揮発性メモリから
なり、 前記メモリに対して記憶内容の消去および書き込み可否
を指示するメモリ制御手段を備え、 デバッグの際には、前記メモリ制御手段からの指示に応
じて前記メモリの記憶内容を消去するとともに前記メモ
リへの書き込みを許可した後、前記ＣＰＵの代わりに接
続されたデバッグ装置から前記メモリへプログラムを転
送し、プログラム転送終了に応じて前記メモリ制御手段
からの指示により前記メモリへの書き込みを不可とした
後、前記デバッグ装置によるデバッグを実施するように
したことを特徴とするメモリバンク切換型処理装置のデ
バッグ方法。 - 【請求項２】 請求項１のメモリバンク切換型処理装置
のデバッグ方法において、 通常動作時に前記ＣＰＵに供給される第１のクロック信
号と前記第１のクロック信号より高い周波数の第２のク
ロック信号とを出力するクロック発生手段と、 前記クロック発生手段から出力される前記第１および第
２のクロック信号のうちのいずれかを選択して前記ＣＰ
Ｕに出力するクロック切換手段とを備え、 デバッグの際における前記メモリへのプログラム転送時
には、前記クロック切換手段により前記第２のクロック
信号を切換出力し、前記デバッグ装置は前記第２のクロ
ック信号に基づいて動作することにより前記メモリに対
してプログラムを高速に転送するようにしたことを特徴
とするメモリバンク切換型処理装置のデバッグ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344522A JPH07175682A (ja) | 1993-12-20 | 1993-12-20 | メモリバンク切換型処理装置のデバッグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344522A JPH07175682A (ja) | 1993-12-20 | 1993-12-20 | メモリバンク切換型処理装置のデバッグ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175682A true JPH07175682A (ja) | 1995-07-14 |
Family
ID=18369930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344522A Pending JPH07175682A (ja) | 1993-12-20 | 1993-12-20 | メモリバンク切換型処理装置のデバッグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7953989B1 (en) * | 2004-08-13 | 2011-05-31 | Maxim Integrated Products, Inc. | Secure transaction microcontroller with tamper control circuitry |
-
1993
- 1993-12-20 JP JP5344522A patent/JPH07175682A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7953989B1 (en) * | 2004-08-13 | 2011-05-31 | Maxim Integrated Products, Inc. | Secure transaction microcontroller with tamper control circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7249215B2 (en) | System for configuring parameters for a flash memory | |
| US6745278B2 (en) | Computer capable of rewriting an area of a non-volatile memory with a boot program during self mode operation of the computer | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JP2002073407A (ja) | 不揮発性半導体記憶装置 | |
| JP3152535B2 (ja) | データ処理装置 | |
| JPH07175682A (ja) | メモリバンク切換型処理装置のデバッグ方法 | |
| JP2907808B1 (ja) | フラッシュメモリエミュレーション装置及びそれを用いたデバッグシステム | |
| JP2002175193A (ja) | プログラム書き換え装置及びプログラム書き換え方法 | |
| JPH10161899A (ja) | シーケンス制御回路 | |
| JP2867965B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| JPH11184724A (ja) | インサーキットエミュレータ及び半導体集積回路 | |
| JP2003196999A (ja) | 半導体集積回路試験装置及び方法 | |
| JPH07287603A (ja) | エンジン制御装置 | |
| JPH11250031A (ja) | プログラマブルロジックおよび情報処理装置 | |
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JPH11184683A (ja) | 電子機器 | |
| JPH06187140A (ja) | 処理装置 | |
| JP2000148466A (ja) | 情報処理装置及び情報処理装置における制御プログラム更新方法 | |
| JPH08328899A (ja) | マイクロコンピュータ及びエミュレータ | |
| JP2000259448A (ja) | プログラムデバッグ装置 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| KR970002396B1 (ko) | 컴퓨터시스템의 초기화방법 | |
| JPS6238746B2 (ja) | ||
| JPH11288371A (ja) | インサーキットエミュレータ |