JPS5816349A - メモリ拡張代替方式 - Google Patents
メモリ拡張代替方式Info
- Publication number
- JPS5816349A JPS5816349A JP56113498A JP11349881A JPS5816349A JP S5816349 A JPS5816349 A JP S5816349A JP 56113498 A JP56113498 A JP 56113498A JP 11349881 A JP11349881 A JP 11349881A JP S5816349 A JPS5816349 A JP S5816349A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- alternative
- information
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は１例えば記憶回路の任意の配憶位置を代替する
ために用いられる。ま念は、記憶回路晶納されたプログ
ラムのパッチを行うために用いられるメモリ拡張代替方
式に関する。尚２本明絽書で用いるプログラムとは。
ために用いられる。ま念は、記憶回路晶納されたプログ
ラムのパッチを行うために用いられるメモリ拡張代替方
式に関する。尚２本明絽書で用いるプログラムとは。
制御記憶装置に格納されたマイクロプログラム、及び、
主記憶装置に格納される機械語プログジムを示す。
主記憶装置に格納される機械語プログジムを示す。
電子機器、または、電子計算機における制御装置として
マイクロプロセッサ（Ｍｉｃｒ。
マイクロプロセッサ（Ｍｉｃｒ。
Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ、以下ＭＰＵと記す）を
用いることが多くなっている。ＭＰＵにより実行される
システムプログラム（機械語プログラム）や機械語命令
の実行に用いられる制御用のマイクロプログラムは、読
み出し専用メモリ（Ｒｅａｄ Ｏｎ ｌｙ Ｍｅｍｏｒ
ｙ、以下ＲＯＭと起す）に記憶されることが多い。
用いることが多くなっている。ＭＰＵにより実行される
システムプログラム（機械語プログラム）や機械語命令
の実行に用いられる制御用のマイクロプログラムは、読
み出し専用メモリ（Ｒｅａｄ Ｏｎ ｌｙ Ｍｅｍｏｒ
ｙ、以下ＲＯＭと起す）に記憶されることが多い。
さて、このようにプログラムをＲＯＭに格納した後、Ｒ
ＯＭに故障が発生すると、ＲＯＭからプログラムが読み
出せない九め、ＭＰＵは正常に動作しない。この処置と
して、従来は。
ＯＭに故障が発生すると、ＲＯＭからプログラムが読み
出せない九め、ＭＰＵは正常に動作しない。この処置と
して、従来は。
ＲＯＭ異常の場合、ＲＯＭからの再読み出し等が行われ
ていたが、ＲＯＭの永久故障に対してはＲＯＭを交換す
る以外手段はなかった。
ていたが、ＲＯＭの永久故障に対してはＲＯＭを交換す
る以外手段はなかった。
また、ＲＯＭに格納されたプログラムに虫（Ｂｕｇ）が
発見された場合にも正常なプログラムが格納されたＲＯ
Ｍとの交換が必要であった。
発見された場合にも正常なプログラムが格納されたＲＯ
Ｍとの交換が必要であった。
さて、ＲＯＭを交換する場合には、ＲＯＭが実装されて
いる機器の動作を停止させねばならない５例えば、この
機器がシステムに構築された周辺端末装置である場合に
は、この装置の停止（電源断）は、システム全体の停止
上を余儀無くしていた。また、現在ＲＯＭ素子の容量は
増大の傾向にあり、ｌＲＯＭ素子に格納されるプログラ
ムの量も増大する傾向にある。このため。
いる機器の動作を停止させねばならない５例えば、この
機器がシステムに構築された周辺端末装置である場合に
は、この装置の停止（電源断）は、システム全体の停止
上を余儀無くしていた。また、現在ＲＯＭ素子の容量は
増大の傾向にあり、ｌＲＯＭ素子に格納されるプログラ
ムの量も増大する傾向にある。このため。
ＲＯＭ素子の一部故障、一部プログラムにおける虫のた
めに全プログラム、素子全体を替えてしまうことは無駄
である。更に、ＲＯＭ素子容量の増大によって素子故障
の確率は増し、プログラム量の増加によって虫が発生す
る頻度も増加する。従って、故障したＲＯＭを交換した
り。
めに全プログラム、素子全体を替えてしまうことは無駄
である。更に、ＲＯＭ素子容量の増大によって素子故障
の確率は増し、プログラム量の増加によって虫が発生す
る頻度も増加する。従って、故障したＲＯＭを交換した
り。
虫に対するパッチを実施するたびに９機器の電源遮断や
停止を行うことはシステム効率の悪化を招く。
停止を行うことはシステム効率の悪化を招く。
本発明は、このような問題点を解決するために、ＲＯＭ
の故障し九箇所を代替した９、虫に対するパッチを実施
するに際して１機器の電源遮断や停止を伴うことなく容
易に代替、パッチを行うことができるメモリ拡張代替方
式を提供することを目的とする。
の故障し九箇所を代替した９、虫に対するパッチを実施
するに際して１機器の電源遮断や停止を伴うことなく容
易に代替、パッチを行うことができるメモリ拡張代替方
式を提供することを目的とする。
以下９本発明の実施例により９本発明のメそり拡張代替
方式を詳細に説明する。
方式を詳細に説明する。
第１図は２本発明のメモリ拡張代替方式をマイクロプロ
グラム制御装置に実施した一実、怖例のブロック図であ
る。力お、このブロック図には、マイクロプログラム制
御装置に自然必要となる回路、（例えばタイミング制御
回路等）であっても１本発明に直接関係しない回路は記
載されていないっ １はマイクロプログラムが配憶される第１の記憶部であ
り、読み出し専用メモリ（ＲｅａｄＯｎ １ ｙ Ｍｅ
ｍｏ ｒ ｙ、 ＲＯＭ ）が用いられる。２はアドレ
ス制御回路である。アドレス制御回路２はマイクロプロ
グラムシーケンサ（Ｍｉｃｒ。
グラム制御装置に実施した一実、怖例のブロック図であ
る。力お、このブロック図には、マイクロプログラム制
御装置に自然必要となる回路、（例えばタイミング制御
回路等）であっても１本発明に直接関係しない回路は記
載されていないっ １はマイクロプログラムが配憶される第１の記憶部であ
り、読み出し専用メモリ（ＲｅａｄＯｎ １ ｙ Ｍｅ
ｍｏ ｒ ｙ、 ＲＯＭ ）が用いられる。２はアドレ
ス制御回路である。アドレス制御回路２はマイクロプロ
グラムシーケンサ（Ｍｉｃｒ。
Ｐｒｏｇｒａｍ ５ｅｑｕｅｎｓｅｒ、以下ＭＰ８と記
す）２１とマイクロアドレスレジスタ（Ｍｉｃｒｏ Ａ
ｄｄｒｅｓｓＲｅｇｉｓｔｅｒ、以下ＭＡＲと記す）２
２とから構成される。アドレス制御回路２はＲＯＭ １
からマイ命令を読み出すための番地情報（読み出し番地
情報）を出力する回路である。３はＲＯＭＩとは別のア
ドレス領域に割付けられた第２の記憶部であり２本実施
例ではＷＯ２（Ｗｒｉ ｔａｂｌｅＣｏｎｊｒｏｌ Ｓ
ｔｒａｇｅ）が用いられる。ＷＯ８３にはＲＯＭ１の任
意番地に格納さ・れた命令を代替する代替命令（後述す
る）が記憶される。４は代替指示手段としてのインデッ
クスメモリである。インデックスメモリ４にはＲＯＭＩ
の任意番地の命令を代替するか否かを指示する代替指示
情報が保持される３５は代替指示信号線であある。この
代替指示信号線５によりインデックスメモリ４とＭＰ８
２１、Ｌアドレス変換回路６、。
す）２１とマイクロアドレスレジスタ（Ｍｉｃｒｏ Ａ
ｄｄｒｅｓｓＲｅｇｉｓｔｅｒ、以下ＭＡＲと記す）２
２とから構成される。アドレス制御回路２はＲＯＭ １
からマイ命令を読み出すための番地情報（読み出し番地
情報）を出力する回路である。３はＲＯＭＩとは別のア
ドレス領域に割付けられた第２の記憶部であり２本実施
例ではＷＯ２（Ｗｒｉ ｔａｂｌｅＣｏｎｊｒｏｌ Ｓ
ｔｒａｇｅ）が用いられる。ＷＯ８３にはＲＯＭ１の任
意番地に格納さ・れた命令を代替する代替命令（後述す
る）が記憶される。４は代替指示手段としてのインデッ
クスメモリである。インデックスメモリ４にはＲＯＭＩ
の任意番地の命令を代替するか否かを指示する代替指示
情報が保持される３５は代替指示信号線であある。この
代替指示信号線５によりインデックスメモリ４とＭＰ８
２１、Ｌアドレス変換回路６、。
命令判定制御回路９とが接続される。６は前記インデッ
クスメモリ４より後述する代替指示信号が出力されたと
き、アドレス制御回路２から出力されている読み出し番
地情報を、前記代替命令が格納れているＷＯ８３の番地
情報（代替番地情報）に変換するアドレス変換回路であ
る。
クスメモリ４より後述する代替指示信号が出力されたと
き、アドレス制御回路２から出力されている読み出し番
地情報を、前記代替命令が格納れているＷＯ８３の番地
情報（代替番地情報）に変換するアドレス変換回路であ
る。
７はマイクロアドレスバスである。このマイクロアドレ
スバス７はアドレス変換回路６とＲＯＭ１、ＷＯ３３、
インデックスメモリ４とを接続するバスである。８はマ
イクロ命令レジスタ（Ｍｉｃｒ。
スバス７はアドレス変換回路６とＲＯＭ１、ＷＯ３３、
インデックスメモリ４とを接続するバスである。８はマ
イクロ命令レジスタ（Ｍｉｃｒ。
Ｉｎ５ｔｒｕｃｔｉｏｎ Ｒｅｇｉｓｔｅｒ、以下ＭＩ
Ｒと記す）である。９は命令判定制御回路である。命令
判定制御回路９は前記代替指示信号が入力されたとき、
ＭＩＲｓから送出されているマイクロ命令をＮＯＰ （
Ｎｏ ０ｐｅｒａｔ １ｏｎ）命令として無効にする。
Ｒと記す）である。９は命令判定制御回路である。命令
判定制御回路９は前記代替指示信号が入力されたとき、
ＭＩＲｓから送出されているマイクロ命令をＮＯＰ （
Ｎｏ ０ｐｅｒａｔ １ｏｎ）命令として無効にする。
次に第３図を参照して本実施例の動作を説明する。第３
ｖ！Ｊは第１の実施例の動作概念図である。
ｖ！Ｊは第１の実施例の動作概念図である。
今、 ＲＧＭｌの１２３番地にマイクロ命令（ＡＤＤ）
が記憶されているとする。そして、この命令（ＡＤＤ）
が誤りであり、命令（ＳＵＢ ）に替える必要があると
する。このように、 ＲＯＭ１内の命令に替わる命令（
本例ではＳＤＩを代替命令と定義する。この代替命令が
ＷＯ８３の任童番地（本例では５３０番地）に格納され
ているとする。次に、ＲＯＭｘの１２３番地の命令（Ａ
ＤＤ）の代替を示すために、インデックスメモリ４の！
２３番地に論理“ｌ”の代替指示情報が格納される。ち
なみに２本実施例では。
が記憶されているとする。そして、この命令（ＡＤＤ）
が誤りであり、命令（ＳＵＢ ）に替える必要があると
する。このように、 ＲＯＭ１内の命令に替わる命令（
本例ではＳＤＩを代替命令と定義する。この代替命令が
ＷＯ８３の任童番地（本例では５３０番地）に格納され
ているとする。次に、ＲＯＭｘの１２３番地の命令（Ａ
ＤＤ）の代替を示すために、インデックスメモリ４の！
２３番地に論理“ｌ”の代替指示情報が格納される。ち
なみに２本実施例では。
インデックスメモリ４において論理ａ′０”が記憶され
ている番地は代替を指示されない。尚−１第１図には、
ＷＯ８３に代替命令を格納する手段、及び、インデック
スメモリ４に代替指示情報を書き込む手段は示されてい
ない。これら書き込みは、筐体パネル上に設けられたス
イッチにより行なえるよう設計してもよいし、Ｏ８（Ｏ
ｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）の制御下でＣＰＵに
より行うるよう設計してもよい。
ている番地は代替を指示されない。尚−１第１図には、
ＷＯ８３に代替命令を格納する手段、及び、インデック
スメモリ４に代替指示情報を書き込む手段は示されてい
ない。これら書き込みは、筐体パネル上に設けられたス
イッチにより行なえるよう設計してもよいし、Ｏ８（Ｏ
ｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）の制御下でＣＰＵに
より行うるよう設計してもよい。
上述のように９代替命令２代替指示情報が設定された状
聾で、マイクロプログラムの実行に際して、１２３１’
地の番地情報がＭＰ８２１から出力されＭＡＲ２２に格
納される。今、アドレス変換回路６には代替指示信号６
は入力していないので、ＭＡＲ２２に格納された番地情
＠（１２３番地）は、その′！！まマイクロアドレスノ
（スを介してＲＯＭＩ、及び、インデックスメモリ４に
供給される。この結果、ＲＯＭの１２３番地からマイク
ロ命令（ＡＤＤ）が読み出され、ＭＩＲ８に格納されろ
う一方、インデックスメモリ４０１２３番地からは、前
記＃ｒ地情報の入力により９代替指示情報６１′がでみ
出される。そして、この代替指示情報１１”が代替指示
信号として、信号＠５を介してＭＰ８２１ 、アドレス
変換回路６゜命令判定制御回路９に送出さ札る。この結
果。
聾で、マイクロプログラムの実行に際して、１２３１’
地の番地情報がＭＰ８２１から出力されＭＡＲ２２に格
納される。今、アドレス変換回路６には代替指示信号６
は入力していないので、ＭＡＲ２２に格納された番地情
＠（１２３番地）は、その′！！まマイクロアドレスノ
（スを介してＲＯＭＩ、及び、インデックスメモリ４に
供給される。この結果、ＲＯＭの１２３番地からマイク
ロ命令（ＡＤＤ）が読み出され、ＭＩＲ８に格納されろ
う一方、インデックスメモリ４０１２３番地からは、前
記＃ｒ地情報の入力により９代替指示情報６１′がでみ
出される。そして、この代替指示情報１１”が代替指示
信号として、信号＠５を介してＭＰ８２１ 、アドレス
変換回路６゜命令判定制御回路９に送出さ札る。この結
果。
ＭＰ Ｓ ２１において、内部レジスタ（または内部カ
ウンタ）に保持した番地情報の更新が禁止される。また
、命令判定制御回路９において。
ウンタ）に保持した番地情報の更新が禁止される。また
、命令判定制御回路９において。
先にＭＩＢ８に格納されたマイクロ命令（ＡＤＤ）がＮ
ＯＰ命令として取扱われる。一方、アドレス変換回路６
において、’ＭＡＲ２２から出力された番地情報（１２
３番地）が代替番地情報（５３０番地）に変換される。
ＯＰ命令として取扱われる。一方、アドレス変換回路６
において、’ＭＡＲ２２から出力された番地情報（１２
３番地）が代替番地情報（５３０番地）に変換される。
そして、この変換された番地情報（５３０番地）がマイ
クロアドレスバスフを介してＷＯ８３に供給される。こ
の結果。
クロアドレスバスフを介してＷＯ８３に供給される。こ
の結果。
ＷＯ３３の５３０番地から代替命令（ＳｔＪＢ）が読み
出すれ、マイクロ命令レジスタ８に格納される。そして
、命令判定制御回路９において、この代替命令（ＳＵＢ
）が実行されることにより。
出すれ、マイクロ命令レジスタ８に格納される。そして
、命令判定制御回路９において、この代替命令（ＳＵＢ
）が実行されることにより。
ＲＯＭＩの１２３番地に格納された命令（ＡＤＤ）の代
替が終了する。
替が終了する。
上述り方法によれば０例えばＲＯＭＩの１２３番地が故
障（パリティエラーを発生したような場合）して、１２
３番地に記憶された命令が読み出せなくなったとしても
、ＷＯ８３に同じ命令を格納しておけば、 ＲＯＭＩの
故障は回避される。この際、パリティエラーによる装置
の停止は禁止しておけばよい。また、上述し九命令は９
例えげ数値、データ等の情報であってもよい。
障（パリティエラーを発生したような場合）して、１２
３番地に記憶された命令が読み出せなくなったとしても
、ＷＯ８３に同じ命令を格納しておけば、 ＲＯＭＩの
故障は回避される。この際、パリティエラーによる装置
の停止は禁止しておけばよい。また、上述し九命令は９
例えげ数値、データ等の情報であってもよい。
次に２本発明の第２の実施例を説明する。第２図は第２
の実施例のブロック図である。第１図に示した第１の実
施例のブロック図と同じものは同一番号を付与し、説明
は省略する。１０は分岐指示信号線である。７１は分岐
アドレスバスである。
の実施例のブロック図である。第１図に示した第１の実
施例のブロック図と同じものは同一番号を付与し、説明
は省略する。１０は分岐指示信号線である。７１は分岐
アドレスバスである。
前述した第１の実施例との相違はインデックスメモリ４
Ｋ格納される代替指示情報の内容の相違にあるう本実
施例では、インデックスメモリ４は、第４図に示すよう
に２つの１ビット幅のメモリ４１．４２とから構成され
る。メモリ４１はＲＯＭＩ内の１命令とＷＯ８３内の１
命令との代替を指示する情報（代替指示情報）を保持す
るメモリである。メモリ４２はＲＯＭＩ内の１命令をＷ
Ｃ８ａ内の１命令と代替した後、ＷＯ８３内の代替番地
以降に格納されたプログラムへの分岐を指示する情報（
分岐指示情報）を保持するメモリである。代替指示情報
は、論理“１′で代替を指示する。分岐指示情報は、論
理“１”で分岐を指示する。以上を９表１にまとめる。
Ｋ格納される代替指示情報の内容の相違にあるう本実
施例では、インデックスメモリ４は、第４図に示すよう
に２つの１ビット幅のメモリ４１．４２とから構成され
る。メモリ４１はＲＯＭＩ内の１命令とＷＯ８３内の１
命令との代替を指示する情報（代替指示情報）を保持す
るメモリである。メモリ４２はＲＯＭＩ内の１命令をＷ
Ｃ８ａ内の１命令と代替した後、ＷＯ８３内の代替番地
以降に格納されたプログラムへの分岐を指示する情報（
分岐指示情報）を保持するメモリである。代替指示情報
は、論理“１′で代替を指示する。分岐指示情報は、論
理“１”で分岐を指示する。以上を９表１にまとめる。
表１
命令の代替時の動作の説明は、第１の実施例において説
明した動作と同じであるので説明を省略する。
明した動作と同じであるので説明を省略する。
以下、第４図を参照して１分岐が支持されたときの第２
の実施例の動作を説明する。第４図ロブログラムを実行
させる場合を想定する。
の実施例の動作を説明する。第４図ロブログラムを実行
させる場合を想定する。
この場合には、メモリ４１０１２３番地に代替指示情報
“１″を、メモリ４２の１２３番地に分岐指示情報″１
＃を格納しておけばよい。
“１″を、メモリ４２の１２３番地に分岐指示情報″１
＃を格納しておけばよい。
さて、マイクロプログラムの実行に際して。
ＭＰ８２１から１２３番地の番地情報が出力されたとす
る。以後、第１の実施例において詳述した手順でＲＯＭ
１の１２３番地に格納された命令（ＡＤＤ）とＷＯ８３
の５３０番地に記憶された代替命令との代替が行われる
。しかし、第２の実施例では、前述の処理手順に加えて
、以下の動作が実行される。ＭＰＳ２１から出力嘔れた
番地情報（１２３番地）は、アドレス変換回路６を通過
して、ＲＯＭＩ、インデックスメモリ４．（メモリ４１
．４２）に供給される。この結果、メモリ４２の１２３
番地からは分岐支持情報“１＃が読み出される。そして
、この分岐指示情報“１″が信号線１０を介し９分岐指
示信号としてＭＰ８２１に送られる。この結果、ＭＰＳ
２１は、アドレス変換回路６から出力されている代替番
地情報（５３０番地）を分岐アドレスバス７１を介して
内部レジスタ（ｔたはカウンタ）にとり込む。
る。以後、第１の実施例において詳述した手順でＲＯＭ
１の１２３番地に格納された命令（ＡＤＤ）とＷＯ８３
の５３０番地に記憶された代替命令との代替が行われる
。しかし、第２の実施例では、前述の処理手順に加えて
、以下の動作が実行される。ＭＰＳ２１から出力嘔れた
番地情報（１２３番地）は、アドレス変換回路６を通過
して、ＲＯＭＩ、インデックスメモリ４．（メモリ４１
．４２）に供給される。この結果、メモリ４２の１２３
番地からは分岐支持情報“１＃が読み出される。そして
、この分岐指示情報“１″が信号線１０を介し９分岐指
示信号としてＭＰ８２１に送られる。この結果、ＭＰＳ
２１は、アドレス変換回路６から出力されている代替番
地情報（５３０番地）を分岐アドレスバス７１を介して
内部レジスタ（ｔたはカウンタ）にとり込む。
従って、ＷＯ８３の５３０番地から代替命令が読み出さ
れ、命令判定制御回路９で実行された後。
れ、命令判定制御回路９で実行された後。
ＭＰＳ２１からの番地情報により９次番地（５３１番地
）以降の番地から一マイクロ命令が順次読み出されてい
く。ＷＯ８３の５３０番地から記憶されているマイクロ
プログラムを代替プログラムと呼ぶならば、上記の動作
によりＲＯＭ１の１２３番地にこの代替プログラムが挿
入されたことＫなる。
）以降の番地から一マイクロ命令が順次読み出されてい
く。ＷＯ８３の５３０番地から記憶されているマイクロ
プログラムを代替プログラムと呼ぶならば、上記の動作
によりＲＯＭ１の１２３番地にこの代替プログラムが挿
入されたことＫなる。
以上説明した第１、第２の実施例において。
ＷＯ２はＲＯＭ、ＲＡＭのいずれであってもよい。
また、インデックスメモリ５１ばＲ，Ａ Ｍでなく。
レジスタやスイッチ設定方式に置き変えることもできる
。同様に、インデックスメモリ４もレジスタやスイッチ
設定方式に置き変えることもできる。更に、ＷＯ８３，
インデックスメモリ４を可豫型の筐体に設け、必要な時
にのみマイクロプログラム制御装置と接続できるように
設計して鼾いてもよい。
。同様に、インデックスメモリ４もレジスタやスイッチ
設定方式に置き変えることもできる。更に、ＷＯ８３，
インデックスメモリ４を可豫型の筐体に設け、必要な時
にのみマイクロプログラム制御装置と接続できるように
設計して鼾いてもよい。
以上９本発明のメモリ拡張代替方式によれば。
（１）第１の記憶部の素子故障をしたアドレスに対して
、第２の記憶部内に代替創刊けが行える。
、第２の記憶部内に代替創刊けが行える。
Ｑ） グログラムに変更が生じた場合、ハードウェアを
変えることなく修正が可能であり。
変えることなく修正が可能であり。
例えばプログラムの開発時に便利である。
（３）変更時に装置の電源断を伴かわず変更できる。
（４）トラブル発生時に、プログラムの動作をトレース
するプログラムを簡単に挿入できる。
するプログラムを簡単に挿入できる。
（５Ｘ 第１の配憶部内のプログラムを一切変更しな
いで復元が可能である。
いで復元が可能である。
などの効果を有する。
尚、実施例において、マイクロプログラム制御装置を例
にとって説明したが、主記憶装置などの他の記憶装置に
も利用可能である。
にとって説明したが、主記憶装置などの他の記憶装置に
も利用可能である。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は第１の実
施例の動作概念図。 第４図は第２の実施例の動作概念図である。 １ ・・・・・・第１記憶部（ＲＯＭ）２ ・・・・・
・アートレス制御回路 ３ ・・・・・・第２の゛記憶部（ＷＣＳ）４ ・・・
・・・インデックスメモリ ５ ・・・・・・代替指示信号線 ９ ・・・・・・命令判定制御回路 １０ ・・・・・・分岐指示信号線 ７１ ・・・・・・分岐アドレスバス（７３１７）代
理人弁理士 則近憲佑 （ほか１名） ｉＸ ｌ 図 第２図
本発明の第２の実施例のブロック図、第３図は第１の実
施例の動作概念図。 第４図は第２の実施例の動作概念図である。 １ ・・・・・・第１記憶部（ＲＯＭ）２ ・・・・・
・アートレス制御回路 ３ ・・・・・・第２の゛記憶部（ＷＣＳ）４ ・・・
・・・インデックスメモリ ５ ・・・・・・代替指示信号線 ９ ・・・・・・命令判定制御回路 １０ ・・・・・・分岐指示信号線 ７１ ・・・・・・分岐アドレスバス（７３１７）代
理人弁理士 則近憲佑 （ほか１名） ｉＸ ｌ 図 第２図
Claims (2)
- （１） プログラムが記憶される第１の記憶部と。 番地情報を送出するアドレス制御回路と。 前記第１の記憶部とは別のアドレス領域に割付けられ、
前記第１の記憶部の任意番地に格納され念命令と代替す
る代ｌ替命令が記憶される第２の記憶部と、命令の代替
−を指示する代替指示情報が保持され、前記アドレス制
御回路から前記第１の記憶部に読み出し番地情報が出力
されたとき、前記番地情報に基づき前記代替指示情報を
出力する代替指示手段と、この代替指示手段より代替指
示情報が出力され念とき、前記読み出し番地情報を前記
代替命令が格納されている番地情報にアドレス変換ｌ〜
、この変換した代替番地情報を前記第２の記憶部に出力
するアドレス変換回路と、前記代替指示手段より出力さ
れる代替指示情報により前記第１の記憶部より読み出さ
れている命令を無効にする手段とを具備したことを特徴
とするメモリ拡張代替方式。 - （２）前記代替指示情報が、前記第１の記憶部内の！命
令と前記第２の記憶部内の１命令との代替を指示する情
報と、前記第１の記憶部内の１命令を前記第２の記憶部
内の１命令と代替した後、前記第２の記憶部内の代替番
地以降に格納されたプログラムへの分岐を指示する情報
とを持ち、前記代替指示手段より 分岐指示信号 が出
力され念とき、前記代替指示手段から出力される分岐指
示情報に従って、前記アドレス制御回路は、前記アドレ
ス変換回路より出力されている代替番地情報を格納し、
以後この代替番地の次番地から命令読み出しを行うこと
を特徴とする特許請求の範凹第１頌記載のメモリ拡張代
替方式。 ＤＡ″Ｉ−４１（ヨ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113498A JPS5816349A (ja) | 1981-07-22 | 1981-07-22 | メモリ拡張代替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113498A JPS5816349A (ja) | 1981-07-22 | 1981-07-22 | メモリ拡張代替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816349A true JPS5816349A (ja) | 1983-01-31 |
Family
ID=14613835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113498A Pending JPS5816349A (ja) | 1981-07-22 | 1981-07-22 | メモリ拡張代替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816349A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220299A (ja) * | 1988-02-29 | 1989-09-01 | Nec Corp | 読み出し専用メモリー装置 |
| US5212693A (en) * | 1990-08-02 | 1993-05-18 | Ibm Corporation | Small programmable array to the on-chip control store for microcode correction |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
-
1981
- 1981-07-22 JP JP56113498A patent/JPS5816349A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220299A (ja) * | 1988-02-29 | 1989-09-01 | Nec Corp | 読み出し専用メモリー装置 |
| US5357627A (en) * | 1989-03-28 | 1994-10-18 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5592613A (en) * | 1989-03-28 | 1997-01-07 | Olympus Optical Co., Ltd. | Microcomputer having a program correction function |
| US5212693A (en) * | 1990-08-02 | 1993-05-18 | Ibm Corporation | Small programmable array to the on-chip control store for microcode correction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
| CA2022229A1 (en) | Apparatus and method for documenting faults in computing modules | |
| CN111338851B (zh) | 故障内存开机hPPR自动修复的方法、装置、计算机设备及存储介质 | |
| JP2008198060A (ja) | 情報処理装置、パッチコード実装システム、電子機器及びパッチコードの実装方法 | |
| JPS5816350A (ja) | メモリ拡張代替方式 | |
| CN117130672A (zh) | 服务器启动流程控制方法、系统、终端及存储介质 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| CN113778485A (zh) | 电子芯片的系统运行方法、装置、电子芯片和存储介质 | |
| JPS6113626B2 (ja) | ||
| JPS582943A (ja) | メモリ拡張代替方式 | |
| US7013362B1 (en) | Systems and methods for addressing memory | |
| JP2004126658A (ja) | プロセッサシステム | |
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JPH05233266A (ja) | 情報処理装置 | |
| JPS582942A (ja) | メモリ拡張代替方式 | |
| US7069471B2 (en) | System PROM integrity checker | |
| JPS582946A (ja) | メモリ拡張代替方式 | |
| JPH01302452A (ja) | マイクロプログラム制御装置 | |
| JPS582944A (ja) | メモリ拡張代替方式 | |
| JPS59132488A (ja) | 磁気バブル、ライン・ネ−ムの更正方式 | |
| JPS60221829A (ja) | デ−タ処理装置 | |
| JPS60120436A (ja) | マイクロプロセツサ | |
| JPH10333903A (ja) | マイクロプログラム制御装置 | |
| JPH06150025A (ja) | パッチ修正可能な電子装置のデバッグに使用する評価用チップ及びイン・サーキット・エミュレータ | |
| JPH03233736A (ja) | 読み出し専用メモリパッチ方式 |