JPH05233266A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 マスクＲＯＭ中に格納されたプログラムやデ
ータに欠陥があっても、マスクＲＯＭを交換したり、新
しく作り直すことなく、低コストで対応できる中央処理
装置の情報処理方式を提供すること。 【構成】 命令を実行するＣＰＵ１と、プログラムやデ
ータを格納したＲＯＭ８と、ＲＯＭ８のプログラムやデ
ータを修正するためのコードを格納する修正メモリ７
と、この修正メモリ７に修正アドレスと修正データを格
納し、ＣＰＵアドレスを修正メモリ７中の修正データに
対応するアドレスに変換するアドレス変換手段６と、Ｃ
ＰＵアドレスと修正アドレスを比較する比較手段４と、
実行アドレスと修正アドレスが一致する場合にＣＰＵ１
に修正データを出力するデータバス制御手段５と、修正
メモリ検出手段と、修正コード入力手段と、修正メモリ
書き込み手段と、修正コード検出手段と、修正アドレス
設定手段とから構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関し、特
にＲＯＭに書かれたプログラムやデータを処理する情報
処理装置に関する。

【０００２】

【従来の技術】近年の半導体技術の急速な進歩に伴い、
より大規模なメモリが製造されるようになった。このた
め４ＭｂｉｔのダイナミックＲＡＭや１６Ｍｂｉｔのマ
スクＲＯＭなどもすでに実用化されている。またマイク
ロプロセッサについても急速に進歩し、３２ｂｉｔマイ
クロプロセッサーも一般的に使用され、数Ｍバイトの主
記憶を持ち、しかも小型の装置でバッテリー動作が可能
であり、手軽で持ち運びができるほどの大きさのパーソ
ナルコンピュータなどの情報処理装置も市販され、しか
も個人で購入できる程低価格になっている。

【０００３】このような装置は、コンピュータの専門知
識がない人にも簡単に使用できるような、ユーザーイン
タフェースに優れた高度なソフトウエアが必要になる。
例えば、複雑な命令を装置に入力する代わりに、アイコ
ンと呼ばれる絵文字を使用したり、ウィンドウと呼ば
れ、装置が実行する複数のプログラムの実行状況をあた
かも紙が折り重なったように表示して、人間の認識能力
に訴えかけて使用者の使い勝手を向上させたり、さらに
自然画や音も一つの情報として処理するマルチメディア
なども使用されようとしている。

【０００４】さらにひらがなの文字列を漢字の熟語に変
換したり、日本語の単語を英語に変換する和英辞書や、
その逆の英和辞書など情報処理装置にのせるべき情報量
は非常に多く、また多いほど使用し易いことになる。

【０００５】これらの状況から装置が処理しなければな
らない情報量や、プログラムの規模は増加する一方であ
る上、しかもそれをできるだけ小型にして身近における
装置であることが要求されている。したがって、これを
処理するプログラムやデータを情報処理装置に搭載する
上で、安価にしかも量産性に優れた一つの方法として、
マスクＲＯＭに書き込むことが考えられる。

【０００６】そして、このマスクＲＯＭを装置内部に高
密度で実装したり、メモリカードに実装して情報処理装
置に挿入して実行させたりして、より使いやすい装置に
しようとする試みがなされている。

【０００７】マスクＲＯＭが使用される理由は、容量、
速度、消費電力、価格、量産性、物理的な大きさなどの
点で優れているからである。当然書き換えが不可能であ
るが従来の技術状況においては、総合的に見て選択肢と
して優れたものであった。

【０００８】ところが半導体技術の急速な進歩によっ
て、新たな問題点が発生し、マスクＲＯＭの利点を損な
うような事態が起こりつつある。

【０００９】それは、マスクＲＯＭ等に書き込まれたソ
フトウエアやデータの欠陥（バグ）を発見することが次
第に困難になっていることである。その原因は、ソフト
ウエアの規模が大きくなるに従い、加速度的に複雑さを
増す中で、ソフトウエアをテストするのが人手に頼るほ
かなく、確実に欠陥を除去できる確立された手法がない
ためである。

【００１０】もし、マスクＲＯＭに書き込まれ、大量に
製造された後に、この欠陥が発見されると、当然ながら
装置に使用することは出来ず多大な損失を被ることにな
る。さらにそのマスクＲＯＭが装置に組み込まれて、製
品として市場に流通した後であれば、装置の回収と修理
には莫大な費用が必要になる。

【００１１】さらにその欠陥を修正したソフトウエアを
新たにマスクＲＯＭに書き込むには、これを製造するた
めに所定の期間が必要である為、ソフトウエアの欠陥が
発見されても即座にこれを修正した装置を供給すること
は出来ない。従って、この装置の利用者はその事態が改
善されるまで不具合を我慢しなければならないことにな
る。

【００１２】そこで従来の情報処理装置において、マス
クＲＯＭとフロッピーディスクやハードディスクを併用
した装置では、以下のような手段で、マスクＲＯＭのプ
ログラム欠陥に対処していた。

【００１３】その手段は、マスクＲＯＭに書き込むソフ
トウエアの構造として、このマスクＲＯＭ中の主要なル
ーチンを実行する時に、そのルーチンをマスクＲＯＭ中
から直接コールせずに、一旦プログラムの制御をＲＡＭ
上に移し、改めてマスクＲＯＭのルーチンを実行するよ
うにしておくことである。

【００１４】この例を図４に示す。この手順は次のよう
なものである。

【００１５】＜第１ステップ（１）＞まずこの情報処理
装置を制御する基本プログラム（ＯＳ）が、実行するマ
スクＲＯＭのプログラムの各ルーチンの先頭アドレスに
ジャンプする命令を、装置内のＲＡＭのワークエリアに
書き込む。例えばルーチンＢへのジャンプ命令をＺ番地
に書き込む。

【００１６】＜第２ステップ（２）＞基本プログラムの
処理が終了し、マスクＲＯＭのプログラムを実行するた
めアドレスＸ番地のルーチンＡを実行する。

【００１７】＜第３ステップ（３）＞ルーチンＡの処理
を終了し、ＲＡＭ領域のＺ番地へのジャンプ命令を実行
する。

【００１８】＜第４ステップ（４）＞ＲＡＭ上のＺ番地
に基本プログラムによって書かれたジャンプ命令を実行
し、マスクＲＯＭ内のＹ番地のルーチンＢを実行する。

【００１９】前記のような手順をあらかじめマスクＲＯ
Ｍに書き込んでおく。この状態でルーチンＢの中にプロ
グラム欠陥が発生した場合の対策を図５に示す。

【００２０】＜第１ステップ（１）＞フロッピーディス
クやハードディスクに修正したルーチンＢ’を書き込ん
でおき、基本プログラム（ＯＳ）がこの修正したルーチ
ンＢ’を読み出して、Ｚ番地以降のＲＡＭにコピーする
ように動作させる。これでＺ番地にＹ番地へのジャンプ
命令は書き込まれない。

【００２１】＜第２ステップ（２）＞次に基本プログラ
ムの処理が終了し、アドレスＸ番地のルーチンＡの実行
を行う。

【００２２】＜第３ステップ（３）＞ルーチンＡの処理
を終了し、ＲＡＭ領域のＺ番地へのジャンプ命令を実行
する。

【００２３】＜第４ステップ（４）＞ＲＡＭ上のＺ番地
に基本プログラムによって書かれた修正されたルーチン
Ｂ’を実行する。これでマスクＲＯＭのルーチンＢは実
行されない。

【００２４】このように装置全体を管理する基本プログ
ラム（ＯＳ）を修正してフロッピーディスクやハードデ
ィスクに書き込めば、欠陥のあるマスクＲＯＭのルーチ
ンを経由せずにプログラムを実行できるので、マスクＲ
ＯＭのプログラム欠陥に対応することができる。

【００２５】

【発明が解決しようとする課題】しかしこの対策には限
界がある。それは装置のＲＡＭの容量には限度があり、
全てのマスクＲＯＭのルーチンにこの対策を施すわけに
は行かない。そこでこの対策ができるルーチンの数は限
られることになる。もしＲＡＭ領域を経由しないマスク
ＲＯＭのルーチン内で、プログラム欠陥があると、これ
を修正することが不可能である。また、例え１つの番地
の修正であっても、そのルーチンごとＲＡＭにコピーす
る必要があるので、ＲＡＭ容量の少ない装置ではＲＡＭ
のワークエリアが減少し、ソフトウエアの動作に支障が
出ることも考えられる。

【００２６】またこの対策では、ＲＡＭ領域にジャンプ
命令の挿入を挿入する処理は本来のプログラムでは不要
であり、コードサイズを増加させルーチンのつながりも
複雑になるため、ソフトウエア構造に影響して、ソフト
ウエア作成の際に人為的なエラーを発生する原因になる
欠点がある。

【００２７】さらにこの対策は、フロッピーディスクや
ハードディスクなどの装置が使用できない装置では、実
現不能な欠点がある。これはより可搬性の優れた装置を
実現しようとした場合に、機械的な構造をともなってし
かも消費電力の大きなフロッピーディスクやハードディ
スクなどは装置実現の制約になる。そこで情報交換媒体
として、形状が小型で消費電力の小さな半導体メモリを
用いたＩＣカードを使用する装置が小型化に有利である
が、この場合には、前記の手段では修正できないことに
なる。

【００２８】また上記のフロッピーディスクやハードデ
ィスクを使用し、ジャンプ命令をＲＡＭ領域に挿入して
ＲＯＭ領域のソフトウエア欠陥を回避する手段を、ＲＡ
Ｍ領域にＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅ
ｒａｓａｂｌｅ ＰＲＯＭ）などの不揮発性メモリを使
用することによって、実現することも考えられるが、結
局前記と同じ欠点を持つことになる。またＲＯＭ領域に
ソフトウエア欠陥が無かった場合でもこのＥＥＰＲＯＭ
を取り去ることはできない。

【００２９】またマスクＲＯＭに変えてＥＥＰＲＯＭな
どの不揮発性メモリを使用することによって、プログラ
ム欠陥が発生した場合に問題の場所を書き換える手段が
考えられるが、このメモリは同一の半導体技術によって
製造されるマスクＲＯＭよりも、同一のチップ上に載せ
られるビット数が小さくなり、コスト高になる欠点があ
る。例えばフローティングゲートのＭＯＳトランジスタ
を使用した電気的に書き込みが可能なＥＥＰＲＯＭは、
マスクＲＯＭより一つのチップの容量が少ない。このた
め、１個のマスクＲＯＭに収納できるプログラムやデー
タは２個以上のＥＥＰＲＯＭを使用しなければならずコ
スト高となる。またこれは部品実装の面からも、装置内
に収容できる物理的な容量の小さな装置では、この手段
を実現するのに大きな制約となる。

【００３０】また、ＥＥＰＲＯＭを使用するとしても、
ソフトウエア欠陥がメモリのどの領域になるか事前に予
測できないので、部分的に使用することはできず、マス
クＲＯＭと全面的に変えなければ意味がないので、価格
的な犠牲が多すぎることになり採用することは困難であ
った。

【００３１】すなわち、従来の技術によるマスクＲＯＭ
を使用した情報処理装置においては、このマスクＲＯＭ
中に格納されたプログラムやデータに欠陥があっても、
これを修正することは、装置を修理してマスクＲＯＭを
交換したり、マスクＲＯＭを新しく作りなおす必要があ
り、長い時間と費用を必要とした。

【００３２】以上説明したように、従来の情報処理装置
ではマスクＲＯＭの修正対策が不可能な場合があった
り、効果に制限を受けたり、コスト高になる欠点があっ
た。

【００３３】それ故に、本発明の目的は、装置のマスク
ＲＯＭ中に格納されたプログラムやデータに欠陥があっ
ても、装置を修理してマスクＲＯＭを交換したり、マス
クＲＯＭを新しく作りなおす必要がなく、安い費用でソ
フトウエア欠陥を迅速に修正でき、フロッピーディスク
やハードディスクなどが使用できない、小型で消費電力
の少ない装置であっても採用しやすく、しかもソフトウ
エア構造に制限を付けず、修正できる領域に制限される
ことはなく、修正のために余分なコードを必要とせず、
修正が不要になればコストを低減できる柔軟性に優れた
中央処理装置の情報処理装置を提供することにある。

【００３４】

【課題を解決するための手段】従って、本発明は上述の
目的を達成するために、命令を実行するＣＰＵと、プロ
グラムやデータを格納したＲＯＭと、ＲＯＭのプログラ
ムやデータを修正するためのコードを格納する修正メモ
リと、この修正メモリに修正アドレスと修正データを格
納し、ＣＰＵアドレスを修正メモリ中の修正データに対
応するアドレスに変換するアドレス変換手段と、ＣＰＵ
アドレスと修正アドレスを比較する比較手段と、実行ア
ドレスと修正アドレスが一致する場合にＣＰＵに修正デ
ータを出力するデータバス制御手段と、修正メモリ検出
手段と、修正コード入力手段と、修正メモリ書き込み手
段と、修正コード検出手段と、修正アドレス設定手段か
ら構成されている。

【００３５】

【作用】本発明によれば、修正メモリ検出手段が、装置
上に修正メモリが実装されているかどうかを検出し、実
装されていなければＲＯＭの内容をそのまま実行する非
修正モードの動作をする。このためＲＯＭコードの修正
が不要になった時点で、修正メモリを装置に実装しない
だけで、回路やプログラムの変更なしにＲＯＭのプログ
ラムを動作させることができる。

【００３６】修正コード入力手段は、修正メモリの内容
を修正する必要のある場合に、装置に修正アドレスと修
正コードから成る修正コードを入力し、修正コード書き
込み手段が修正コードを修正メモリに書き込んでおく。
この状態で修正コード検出手段が、修正メモリに修正コ
ードが書き込まれているかどうかを検査し、修正コード
が書き込まれていなければ、非修正モードとして動作
し、修正コードがあればＲＯＭコードをＣＰＵの命令実
行時に修正して実行する修正モード動作に入るため、修
正アドレス設定手段を起動する。

【００３７】修正アドレス設定手段は修正メモリから修
正アドレスを取り出して、アドレス変換手段にロードし
た後、ＲＯＭのプログラムに制御を渡す。アドレス変換
手段は修正アドレスを比較手段に出力するとともに、Ｃ
ＰＵの実行アドレスを入力し、それを修正メモリ中の修
正データに対応する物理アドレスに変換して、修正メモ
リがＣＰＵの実行アドレスに対応する修正データを読み
出せるようにする。こうしてＣＰＵがＲＯＭから読み出
した命令コードを読み出してプログラムの実行を開始す
る。

【００３８】ここで、もしＲＯＭから読み出した命令コ
ードや処理データに誤りがなければ、比較手段で比較す
るＣＰＵアドレスと修正アドレスが一致しないので、Ｃ
ＰＵはＲＯＭの命令コードや処理データを実行する。ま
たＲＯＭから読み出した命令コードや処理データに誤り
があり、修正が必要なアドレスの場合には、比較手段で
比較するＣＰＵアドレスと修正アドレスが一致するので
一致信号を、データバス制御手段に出力する。

【００３９】データバス制御手段はこの信号を受ける
と、修正メモリからの修正データをＣＰＵに出力してＲ
ＯＭのデータを無視する。この結果ＣＰＵには修正され
たデータが読み出されることになり、本来ＲＯＭに格納
されていたプログラムやデータの処理は行わないことに
なる。

【００４０】すなわち本発明の情報処理装置によれば、
プログラム欠陥があり修正の必要があるソフトウエアル
ーチンにおいて、処理データの一部分だけを修正メモリ
に書き込むだけで、ＲＯＭのソフトウエアを部分的に修
正して実行することができる。

【００４１】

【実施例】図１は本発明の一実施例であって以下図面を
参照して説明する。

【００４２】まず、図１について説明する。１はＣＰＵ
（中央処理装置）、２はアドレスバス、３はデータバ
ス、４は比較器、５はデータバス制御回路、６はアドレ
ス変換回路、７は修正メモリ、８はＲＯＭ、９は制御信
号、１０は一致信号、１１は修正アドレス信号、１２は
修正データ信号、１３は変換アドレス信号である。

【００４３】ＣＰＵ１はアドレスバス２によって、実行
する命令や処理するデータのアドレスを出力し、データ
バス３によってＲＯＭ８から命令やデータを読み出した
り、ＲＡＭや通信インタフェース等の周辺装置（図示せ
ず）にデータを書き込む動作をする。データバス制御回
路５はＲＯＭ８と修正メモリ７に接続され、これから読
み出されたデータをＣＰＵ１に送出したり、ＣＰＵ１の
書き込みデータを修正メモリ７に送出する。

【００４４】修正メモリ７はデータバス制御回路５及び
アドレス変換回路６に接続され、ＲＯＭ８に対する修正
データと、この修正データをＣＰＵ１のアドレス空間に
マップする修正アドレスを書き込むことができる不揮発
性のメモリである。そして変換アドレス信号１３に対応
する修正データを修正データ信号１２として、データバ
ス制御回路５に出力する。

【００４５】アドレス変換回路６は修正メモリ７に書き
込まれている修正アドレスを取り出して保存するととも
に比較器４に出力して、ＣＰＵ１がアドレスバス２によ
って送出したＣＰＵアドレスと、比較器４で逐一比較す
る。もしこの２つのアドレスが一致するとデータバス制
御回路５に一致信号１０を出力する。一方、アドレス変
換回路６はＣＰＵ１が出力したＣＰＵアドレスに対応す
る修正メモリ７中の修正データをアクセスするように、
計算して変換アドレス信号１３を修正メモリ７に出力す
る。こうして読み出された修正メモリ７の修正データは
データバス制御回路５を通じてＣＰＵ１に送出する。

【００４６】以上のようにして、ＣＰＵ１は実行するア
ドレスのうち、必要なものだけを修正して実行すること
になる。

【００４７】この結果、図３に示すように、修正メモリ
空間に書き込まれた修正コード中の修正アドレスによっ
て、指定されたＣＰＵのアドレス空間の先頭番地から、
修正コードのデータ数によって指定された長さの修正デ
ータがマッピングされることになる。

【００４８】次に、図２のフローチャートについて説明
する。上記の動作を行うにあたっては前処理が必要にな
る。この処理は、装置の動作が開始すると、修正メモリ
検出手段１４が装置上に修正メモリ７が実装されている
かどうかを調べる。実装されていない場合には、ＣＰＵ
１が実行しようとするソフトウエアのコードが入ってい
るＲＯＭ８の内容に欠陥がないと判断して、ＣＰＵ１が
アドレスバス２によってＣＰＵアドレスを出力し、ＲＯ
Ｍ８から命令コードや処理データを取り出し、データバ
ス制御回路５とデータバス３を通じてＣＰＵ１に出力し
て実行する非修正モードの動作を行う。またこの時デー
タバス制御回路５は常にＲＯＭ８の信号をＣＰＵ１に送
る動作をする。

【００４９】また、修正メモリ検出手段１４が修正メモ
リ７が実装されていることを検出する手段としては、修
正データ信号１２のバスを抵抗などでプルアップしてお
き、ＣＰＵが読み出した修正メモリ内容が全ビット”
１”でないことを利用して検出する手段や、図３のよう
に修正メモリに検査符号１９を書き込んでおく手段が考
えられる。

【００５０】この検査符号１９としては、修正メモリに
書き込む全てのワードのパリティを偶数か奇数にするコ
ードとする手段や、生成多項式の符号を用いたＣＲＣ方
式（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃ
ｋ）等がある。

【００５１】このようにして修正メモリ７が実装されて
いることが確認されれば、修正コード入力手段１５が修
正コードの入力があるかどうかを検査して、もし必要が
あれば修正コードを入力する。この入力は、例えばキー
ボードやＲＳー２３２Ｃやモデムを経由した通信回線
（何れも図示せず）等の入力装置を通じて入力すること
ができる。

【００５２】修正コード書き込み手段１６によって修正
メモリ７に修正アドレス、修正データや検査符号１９等
からなる修正コードを書き込む。この修正コードは修正
メモリ２が不揮発性メモリであるため、装置の電源を切
っても保存することができ、一度修正すれば以後修正の
必要はない。もし修正コードの入力がなければ、修正コ
ード検出手段１７に制御を渡す。

【００５３】修正コード検出手段１７は、修正メモリ７
中にＲＯＭコードのデータを修正するための修正アドレ
スと修正データがあるかどうかを検査符号１９を使用し
て検査する。もしこのコードが修正メモリ７にあれば、
修正アドレス設定手段１８に制御を渡す。もし修正コー
ドがなければ前記の非修正モードに入る。

【００５４】修正アドレス設定手段１８は修正メモリ７
から修正アドレスを取り出して、アドレス変換回路６に
設定した後、ＲＯＭ８のプログラムに制御を渡す。この
ようにしてＣＰＵ１がＲＯＭ８から読み出した命令コー
ドを読み出してプログラムの実行を開始する。

【００５５】すると、まずＣＰＵ１．がＲＯＭ８．に書
かれた命令やデータを読み出すため、アドレスバス２．
にＣＰＵアドレスを出力する。ＲＯＭ８．はこのＣＰＵ
アドレスに格納されているデータを読み出してデータバ
ス制御回路５．に出力する。

【００５６】またアドレス変換回路６．は修正アドレス
信号１１．を比較器４．に出力するとともに、ＣＰＵ
１．のＣＰＵアドレスが入力されると、内部に蓄えた修
正アドレスを使用して、ＣＰＵアドレスを修正メモリ
７．中にある修正データの物理アドレスに変換する。こ
のＣＰＵアドレスに対応する修正メモリ７．内の物理ア
ドレスは変換アドレス信号１３．として修正メモリ７．
に出力する。修正メモリ７．は対応する修正データを取
り出し、修正データ信号１２．としてデータバス制御回
路５．に出力する。

【００５７】一方、比較器４．はＣＰＵ１．のＣＰＵア
ドレスと、アドレス変換回路６．に格納された修正アド
レスとデータ数から修正データと置き換えるアドレスの
範囲を調べて比較する。もしＣＰＵアドレスがこのアド
レスの範囲内にある場合には、一致信号１０．をデータ
バス制御回路５．に出力する。この信号によってデータ
バス制御回路５．は修正メモリ７．から出力された修正
データ信号１２．データをデータバス３．を通じてＣＰ
Ｕ１．に出力する。

【００５８】その結果、ＣＰＵ１．が修正データのない
場所のアドレスを読み出した場合には、ＲＯＭ８．のデ
ータがＣＰＵ１．に読み出されて処理される。また、Ｃ
ＰＵ１．が修正データのあるアドレスを読み出すと修正
メモリ７．の修正データがＣＰＵ１．に読み出されて処
理されることになる。

【００５９】なお、修正アドレス設定手段１８．が、修
正メモリ７．の修正データをアドレス変換回路６．に書
き込む処理は、ＣＰＵ１．が修正データを読み出して、
アドレス変換回路６．に書き込むように、ソフトウエア
制御によって処理しても構わない。この場合は、アドレ
ス変換回路６．にデータバス３．と制御信号９．が接続
されることになる。

【００６０】さらに、データバス制御回路５．はマルチ
プレクサで構成しても、また修正メモリ７．とＲＯＭ
８．をデータバス３．に接続して、それぞれの出力バッ
ファを制御して必要なデータを取り出すように構成して
も構わない。

【００６１】またアドレス変換回路６．は全ての修正ア
ドレスを持てるだけの内部レジスタ容量があってもよ
く、あるいはＣＰＵ１．のアドレス空間を分割して、修
正アドレスを部分的に持ち、ページングしながら実行す
るようにして、アドレス変換回路６．の内部レジスタ容
量を制限して回路規模を小さくするようにしても構わな
い。

【００６２】修正メモリ７．については、修正データを
読み出すためのアクセス時間がＲＯＭ８．に比べて長く
なることが問題であるような場合、高速のものが要求さ
れるが、不揮発性メモリの高速のものは品種が少ないた
め、修正メモリ７．から読み出された修正データ信号１
２．を蓄えるキャッシュメモリを追加してもよい。こう
すれば修正メモリ７．としてアクセス時間が遅い安価な
シリアル形式でデータを出力する不揮発性メモリを使用
した場合でも、読み出したデータをシリアル−パラレル
変換を行ってキャッシュメモリに蓄えれば、ＣＰＵ１．
のバス幅が１６ビットや３２ビットのものであっても同
じように使用することができる。

【００６３】さらに修正データがない場合には、本来の
キャッシュメモリとして使用し、ＣＰＵのメモリアクセ
スを高速で行い、修正データがある場合はキャッシュメ
モリの一部に修正データを常駐させたままにして、ヒッ
トしなかった場合に修正データの領域を書き換えないよ
うにすれば、この方式を高速なＣＰＵのシステムでも適
用することができる。

【００６４】また図２の処理については、ソフトウエア
的な処理によって実施するように説明したが、この処理
は、ＣＰＵ１．がＲＯＭ１．内に書かれた処理プログラ
ムとして実行してもよく、また別のＣＰＵによって処理
しても構わない。さらに論理回路で処理しても構わな
い。この場合は図２の各ルーチンは同じ機能の各機能ブ
ロックに相当し、制御の流れは各信号に相当する。

【００６５】

【発明の効果】以上のように、本発明による情報処理方
式によれば、中央処理装置（ＣＰＵ）によって命令コー
ドやデータをマスクＲＯＭから読み出す場合に、ソフト
ウエア欠陥のある領域では、修正メモリの内容をＣＰＵ
に与えることで、ソフトウエア欠陥を回避してプログラ
ムの実行を行うことができる。しかもフロッピーディス
クやハードディスクを使用する必要がないので、これら
の装備ができない小型の装置や、消費電力の制限の強い
装置であっても、不揮発性メモリという、他の半導体回
路との実装と整合が取り易い手段で構成されるので、追
加することの負担は少ない。

【００６６】この方式によれば、修正メモリの容量以内
であれば、マスクＲＯＭ領域のどの部分に欠陥があって
も修正することができ、しかもマスクＲＯＭにソフトウ
エアを書き込む際にそのアルゴリズムや、実行アドレス
やデータ構造に制限を与えないので、ソフトウエア設計
の負担にならない。

【００６７】その上、修正メモリに対応するために、本
来なら必要ない命令コードを挿入させる必要がないた
め、ソフトウエアのコードサイズに変化がなく、１つの
マスクＲＯＭに収まるコードが入らなくなる問題が発生
することもない。さらに、実行するソフトウエアにリア
ルタイム性が要求され、実行速度が変化することが許さ
れない場合であっても、修正メモリ速度をマスクＲＯＭ
速度と合わせることで、マスクＲＯＭコードの訂正を行
うことができる。

【００６８】また、この修正メモリは回路的に独立して
おり、必要がなければ取り去ることもできるので、マス
クＲＯＭの内容がまだ十分テストされていない内は、ソ
フトウエア欠陥が発生した場合に備えて装置に修正メモ
リを実装しておき、ソフトウエアに実績が出てマスクＲ
ＯＭのプログラムに欠陥が出る恐れが無くなった時点
で、装置の修正メモリの容量を減らしたり、修正メモリ
を実装することを取り止めることができる。これによっ
て他の回路やプリント基板やソフトウエアの修正を必要
とせず、装置のコストを低減することが可能である。す
なわちソフトウエアの訂正の能力と、装置コストのトレ
ードオフが可能であり、装置の製造者にとって選択の余
地が増加する利点がある。

【００６９】しかもマスクＲＯＭ中で修正を行うアドレ
スとデータを適当な形式で修正メモリに入れておけばよ
いので、プログラムやデータの訂正に必要な容量です
み、修正の必要のない部分はマスクＲＯＭの内容を使用
できるので、マスクＲＯＭ全体のコードが使用できない
事態以外は、修正メモリの容量はマスクＲＯＭに比較し
て十分小さいものでよい。経験的にソフトウエア欠陥
は、プログラムのごく部分的な処理の不具合によること
が知られており、プログラム全体が使用できないという
可能性は考慮する必要がないほど低いので、実用的には
マスクＲＯＭの容量の数分の１以下の容量で十分と考え
られる。

【００７０】例えば、１６ＭｂｉｔのマスクＲＯＭと６
４ＫｂｉｔのＥＥＰＲＯＭをＩＣカード上に実装してプ
ログラムをマスクＲＯＭに書き込んでおけば、もしマス
クＲＯＭのプログラムにバグが発生した場合や、特定番
地の内容が読み出せなくなった場合でも、ＥＥＰＲＯＭ
に修正アドレスと修正データを書き込むことによって、
問題なく使用できるようになる。ＥＥＰＲＯＭの容量
は、ソフトウエアの設計時点で、どの程度のソフトウエ
ア欠陥対策を行うか、新規開発の規模によって容量を６
４Ｋｂｉｔ、２５６Ｋｂｉｔ、１Ｍｂｉｔなど選択する
ことができる。

【００７１】そしてこの装置やＩＣカードが市場に流通
し、ユーザーに使用されるようになった状態で、ソフト
ウエア欠陥が発生しても、製造者は前記の方法で修正コ
ードをユーザーに配布すれば、あたかもフロッピーディ
スクの内容を修正するように、バグの修正をすることが
できる。この修正コードの配布は、装置にモデムが装備
されていれば、通信回線で行うことも可能なのでメンテ
ナンスも容易になる。またマスクＲＯＭに修正の必要が
無いと判断できれば、それ以降の装置やＩＣカードの製
造の際、ＥＥＰＲＯＭを実装しないでおけばよい。

【００７２】従って本発明による方法によれば、装置や
ＩＣカードのマスクＲＯＭの全体を不揮発性メモリで置
き換える必要がなく、メンテナンスが容易でコスト的に
も実装面でも有利な特徴がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の処理方法を示したフローチャートであ
る。

【図３】本発明によるメモリマップ図である。

【図４】従来技術によるマスクＲＯＭの修正方法であ
る。

【図５】従来技術によるマスクＲＯＭの修正方法であ
る。

【符号の説明】

１ ＣＰＵ（中央処理装置） ２ アドレスバス ３ データバス ４ 比較器 ５ データバス制御回路 ６ アドレス変換回路 ７ 修正メモリ ８ ＲＯＭ ９ 制御信号 １０ 一致信号 １１ 修正アドレス信号 １２ 修正データ信号 １３ 変換アドレス信号 １４ 修正メモリ検出手段 １５ 修正コード入力手段 １６ 修正コード書き込み手段 １７ 修正コード検出手段 １８ 修正アドレス設定手段 １９ 検査符号

Claims (30)

【特許請求の範囲】
1. 【請求項１】命令を実行しデータを処理するＣＰＵ（中
   央処理装置）と、前記ＣＰＵの命令やデータを格納する
   第１のメモリと、前記第１のメモリの内容を修正するた
   めの１つまたは複数の修正アドレスと修正データから構
   成される修正コードを保持する第２のメモリと、前記Ｃ
   ＰＵと前記第２のメモリに接続され、前記ＣＰＵが出力
   するＣＰＵアドレスと前記修正アドレスを比較する比較
   手段と、前記ＣＰＵと前記第１のメモリと前記第２のメ
   モリに接続されたデータバス制御手段とを具備し、 前記比較手段によって前記修正アドレスと前記ＣＰＵア
   ドレスが一致したことを検出した場合に、前記ＣＰＵが
   前記第１のメモリの前記ＣＰＵアドレスに対応する前記
   第２のメモリの前記修正データを前記ＣＰＵに供給し、
   前記修正アドレスと前記ＣＰＵアドレスが一致しないこ
   とを検出した場合には、前記第１のメモリ内容を前記Ｃ
   ＰＵに供給することによって、選択的に前記第１のメモ
   リ内容を修正して処理を実行することを特徴とする情報
   処理装置。
2. 【請求項２】請求項１による情報処理装置において、 第２メモリ検出手段によって前記第２のメモリが装備さ
   れている状態を検出し、装備されていなければ前記第１
   のメモリ内容を前記ＣＰＵに供給することを特徴とする
   請求項１記載の情報処理装置。
3. 【請求項３】請求項２による情報処理装置において、 前記第２メモリ検出手段が前記第２メモリに書き込まれ
   た検査符号を調べることによって、前記第２メモリの装
   備状態を検出することを特徴とする請求項２記載の情報
   処理装置。
4. 【請求項４】請求項２による情報処理装置において、 前記第２メモリ検出手段によって前記第２メモリがデー
   タバスに出力した信号か、または前記データバスが出力
   した信号かを判別することで、前記第２メモリの装備状
   態を検出することを特徴とする請求項２記載の情報処理
   装置。
5. 【請求項５】請求項１による情報処理装置において、 修正コード検出手段によって前記第２のメモリに書かれ
   た内容を検査して、前記修正コードが書かれている場合
   には、前記比較手段によって前記修正アドレスと前記Ｃ
   ＰＵアドレスを比較しながら処理を実行し、前記第２の
   メモリに前記修正コードが書かれていない場合には、前
   記第１のメモリの内容を前記ＣＰＵに供給することを特
   徴とする請求項１記載の情報処理装置。
6. 【請求項６】請求項５による情報処理装置において、 前記修正コード検出手段によって前記第２のメモリに前
   記修正コードが書かれていることを、前記検査符号を調
   べることによって、検出することを特徴とする請求項５
   記載の情報処理装置。
7. 【請求項７】請求項１による情報処理装置において、 前記第２のメモリに書き込むための前記修正コードを修
   正コード入力手段によって入力することを特徴とする請
   求項１記載の情報処理装置。
8. 【請求項８】請求項７による情報処理装置において、 前記修正コード入力手段が通信手段を使用して、前記修
   正コードを入力することを特徴とする請求項７記載の情
   報処理装置。
9. 【請求項９】請求項１による情報処理装置において、 前記第１のメモリの内容に修正が必要であるときは、前
   記第１メモリに対する前記修正コードを、選択的に前記
   第２のメモリに書き込むための、修正コード書き込み手
   段を持つことを特徴とする請求項１記載の情報処理装
   置。
10. 【請求項１０】請求項９による情報処理装置において、 前記修正コード書き込み手段が前記第１メモリに対する
    前記修正コードを書き込む場合、前記検査符号を書き込
    むことを特徴とする請求項１０記載の情報処理装置。
11. 【請求項１１】請求項１による情報処理装置において、 前記第２のメモリが不揮発性のメモリによって構成され
    ることを特徴とする請求項１記載の情報処理装置。
12. 【請求項１２】請求項１による情報処理装置において、 少なくとも前記第１のメモリと前記第２のメモリを前記
    情報処理装置から脱着が可能な媒体に実装することを特
    徴とする請求項１記載の情報処理装置。
13. 【請求項１３】請求項１２による情報処理装置におい
    て、 前記媒体に実装された前記第１のメモリと前記第２のメ
    モリに加えて、さらに前記比較手段と前記データバス制
    御手段を前記媒体に実装することを特徴とする請求項１
    ２記載の情報処理装置。
14. 【請求項１４】請求項１３による情報処理装置におい
    て、 前記媒体に実装された手段に加えて、さらに前記第２の
    メモリ検出手段と前記修正コード検出手段を前記媒体に
    実装することを特徴とする請求項１３記載の情報処理装
    置。
15. 【請求項１５】命令を実行しデータを処理するＣＰＵ
    （中央処理装置）と、前記ＣＰＵの命令やデータを格納
    する第１のメモリと、前記第１のメモリの内容を修正す
    るための１つまたは複数の修正アドレスと修正データか
    ら構成される修正コードを保持する第２のメモリと、前
    記ＣＰＵに接続され、前記ＣＰＵが出力するＣＰＵアド
    レスと前記修正アドレスを比較する比較手段と、前記Ｃ
    ＰＵと前記第１のメモリと前記第２のメモリに接続され
    たデータバス制御手段と、前記第２のメモリに接続さ
    れ、前記修正アドレスを読み出して保持し前記比較手段
    に出力するとともに、前記ＣＰＵが出力する前記ＣＰＵ
    アドレスを、前記修正アドレスに対応する前記修正デー
    タが格納された前記第２のメモリの物理アドレスに変換
    して、前記第２のメモリに出力するアドレス変換手段を
    とを具備し、 前記比較手段によって前記修正アドレスと前記ＣＰＵア
    ドレスが一致したことを検出した場合に、前記ＣＰＵが
    前記第１のメモリの前記ＣＰＵアドレスに対応する前記
    第２のメモリの前記修正データを前記ＣＰＵに供給し、
    前記修正アドレスと前記ＣＰＵアドレスが一致しないこ
    とを検出した場合には、前記第１のメモリ内容を前記Ｃ
    ＰＵに供給することによって、選択的に前記第１のメモ
    リ内容を修正して処理を実行することを特徴とする情報
    処理装置。
16. 【請求項１６】請求項１５による情報処理装置におい
    て、 第２メモリ検出手段によって前記第２のメモリが装備さ
    れている状態を検出し、装備されていなければ前記第１
    のメモリ内容を前記ＣＰＵに供給することを特徴とする
    請求項１５記載の情報処理装置。
17. 【請求項１７】請求項１６による情報処理装置におい
    て、 前記第２メモリ検出手段が前記第２メモリに書き込まれ
    た検査符号を調べることによって、前記第２メモリの装
    備状態を検出することを特徴とする請求項１６記載の情
    報処理装置。
18. 【請求項１８】請求項１６による情報処理装置におい
    て、 前記第２メモリ検出手段によって前記第２メモリがデー
    タバスに出力した信号か、または前記データバスが出力
    した信号かを判別することで、前記第２メモリの装備状
    態を検出することを特徴とする請求項１６記載の情報処
    理装置。
19. 【請求項１９】請求項１５による情報処理装置におい
    て、 修正コード検出手段によって前記第２のメモリに書かれ
    た内容を検査して、前記修正コードが書かれている場合
    には、前記比較手段によって前記修正アドレスと前記Ｃ
    ＰＵアドレスを比較しながら処理を実行し、前記不第２
    のメモリに前記修正コードが書かれていない場合には、
    前記第１のメモリの内容を前記ＣＰＵに供給することを
    特徴とする請求項１９記載の情報処理装置。
20. 【請求項２０】請求項１９による情報処理装置におい
    て、 前記修正コード検出手段によって前記第２のメモリに前
    記修正コードが書かれていることを、前記検査符号を調
    べることによって、検出することを特徴とする請求項１
    ９記載の情報処理装置。
21. 【請求項２１】請求項１５による情報処理装置におい
    て、 修正アドレス設定手段によって、前記第２のメモリに書
    き込まれた前記修正コードの中から、前記修正アドレス
    を読み出して前記アドレス変換手段に設定することを特
    徴とする請求項１５記載の情報処理装置。
22. 【請求項２２】請求項１５による情報処理装置におい
    て、 前記第２のメモリに書き込むための前記修正コードを修
    正コード入力手段によって入力することを特徴とする請
    求項１５記載の情報処理装置。
23. 【請求項２３】請求項２２による情報処理装置におい
    て、 前記修正コード入力手段が通信手段を使用して、前記修
    正コードを入力することを特徴とする請求項２２記載の
    情報処理装置。
24. 【請求項２４】請求項１５による情報処理装置におい
    て、 前記第１のメモリの内容に修正が必要であるときは、前
    記第１のメモリに対する前記修正コードを、選択的に前
    記第２のメモリに書き込むための、修正コード書き込み
    手段を持つことを特徴とする請求項１５記載の情報処理
    装置。
25. 【請求項２５】請求項２４による情報処理装置におい
    て、 前記修正コード書き込み手段が前記第１メモリに対する
    前記修正コードを書き込む場合、前記検査符号を書き込
    むことを特徴とする請求項２４記載の情報処理装置。
26. 【請求項２６】請求項１５による情報処理装置におい
    て、 前記第２のメモリが不揮発性のメモリによって構成され
    ることを特徴とする請求項１５記載の情報処理装置。
27. 【請求項２７】請求項１５による情報処理装置におい
    て、 少なくとも前記第１のメモリと前記第２のメモリを前記
    情報処理装置から脱着が可能な媒体に実装することを特
    徴とする請求項１５記載の情報処理装置。
28. 【請求項２８】請求項２７による情報処理装置におい
    て、 前記媒体に実装された前記第１のメモリと前記第２のメ
    モリに加えて、さらに前記アドレス変換手段と前記比較
    手段と前記データバス制御手段を前記媒体に実装するこ
    とを特徴とする請求項２７記載の情報処理装置。
29. 【請求項２９】請求項２８による情報処理装置におい
    て、 前記媒体に実装された手段に加えて、さらに前記第２の
    メモリ検出手段と前記修正コード検出手段と前記修正ア
    ドレス設定手段を前記媒体に実装することを特徴とする
    請求項２８記載の情報処理装置。
30. 【請求項３０】請求項１５による情報処理装置におい
    て、 前記修正データのない場合は、前記第２のメモリを前記
    アドレス変換手段とともにキャッシュメモリとして動作
    させ、前記修正データがある場合は前記修正データを前
    記第２のメモリの一部の領域に常駐させて前記第１のメ
    モリを修正する動作を行い、残りの前記第２のメモリの
    領域をキャッシュメモリして動作させることを特徴とす
    る請求項１５記載の情報処理装置。