JPS5945694A - Ｒｏｍ読出し情報変更方式 - Google Patents
Ｒｏｍ読出し情報変更方式Info
- Publication number
- JPS5945694A JPS5945694A JP57154937A JP15493782A JPS5945694A JP S5945694 A JPS5945694 A JP S5945694A JP 57154937 A JP57154937 A JP 57154937A JP 15493782 A JP15493782 A JP 15493782A JP S5945694 A JPS5945694 A JP S5945694A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- rom
- data
- address
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（］）発明の技術分野
本発明は記憶装置としてＲＡＭ（ＲａｎｄｏｍＡｃｃｅ
ｓｓ Ｍｅｍｏｒｙ）とＲＯＭ （Ｒｅａｄ ｏｎｔ
ｙＭｅｍｏｒｙ）（Ｉ−￥３する情報処理システムに係
り、特にＲＯＭから級出す情報全変更する読出し情報ｆ
東方式に１ｖ−１するものである。
ｓｓ Ｍｅｍｏｒｙ）とＲＯＭ （Ｒｅａｄ ｏｎｔ
ｙＭｅｍｏｒｙ）（Ｉ−￥３する情報処理システムに係
り、特にＲＯＭから級出す情報全変更する読出し情報ｆ
東方式に１ｖ−１するものである。
（２）従来技術と問題点
一般に、メモリとしてＲＯＭ’に用いる場合、その記憶
された情報を変更するようなことが起きると、その変更
全顎えたＲＯＭを新しく作成し直し７某換している。従
って、一度ＲＯＭ化してから記憶情報の変更があると、
その都度ＲＯＭ全作成するため、変更にかなりの費用と
時間がががるといりた欠点がある。
された情報を変更するようなことが起きると、その変更
全顎えたＲＯＭを新しく作成し直し７某換している。従
って、一度ＲＯＭ化してから記憶情報の変更があると、
その都度ＲＯＭ全作成するため、変更にかなりの費用と
時間がががるといりた欠点がある。
（３）発明σ）目的
本発明の目的は、上記欠点全除去し、記憶情報を格納；
７たＲＯＭｋ交換せずに変更の必要な所だけ簡ＩＣｆ更
可能としたＲＯＭ読出し情報変更方式を提供することに
ある。
７たＲＯＭｋ交換せずに変更の必要な所だけ簡ＩＣｆ更
可能としたＲＯＭ読出し情報変更方式を提供することに
ある。
（４）発明の構成
本発明は、上記目的全達成するために、記憶装置（こＲ
ＯＭ？１１″有する情報処理システムにおいてメモリア
ドレスとデータを一組ｌこして記憶するレジスタと、該
レジスタ内の前記メモリアドレスとアドレスバス上ｔこ
入カサｆＬるアドレスと全比較し一致したときだけデー
タバスｌこ前記データを出方する手段と會備え、前記レ
ジスタσ〕内各を変更することＣ・−よりＲＯＭ上の内
容り゛更領ａＪ能とすることケ／！！徴と−「る。
ＯＭ？１１″有する情報処理システムにおいてメモリア
ドレスとデータを一組ｌこして記憶するレジスタと、該
レジスタ内の前記メモリアドレスとアドレスバス上ｔこ
入カサｆＬるアドレスと全比較し一致したときだけデー
タバスｌこ前記データを出方する手段と會備え、前記レ
ジスタσ〕内各を変更することＣ・−よりＲＯＭ上の内
容り゛更領ａＪ能とすることケ／！！徴と−「る。
（５）発明の実ｐｍ例
場下木発明を実施例ｔこよりｈ］細（こが１明する。
図ｍ）は本発明の実施例として、８ビツト（ｂＮ）マイ
クロプロセッサ−システムの主記憶装置に適用した構Ｄ
ｙ、図２！ｌ−示す。図（こおいてＡ−ｂｕａはアドレ
スバス、Ｄ−ｂｕ ｓはデータバス葡示し、図には不４
れない処理装置と下記の谷構成）、：直間？捨続してい
る。ＲＥＧは本発明１／＋中心となるイ、制御しジスタ
群であり、有効表示フラグとして１ｂｉｔ、アドレスデ
ータ１６ｂｉｔ、変更データ８ｂｉｔ の２５ｂ ｉ
ｔからなるレジスタ奮複ｅ（β１含み、Ａ−ｂｕｓ−Ｄ
−Ｊｕｇと図のようｌこ接続しである。
クロプロセッサ−システムの主記憶装置に適用した構Ｄ
ｙ、図２！ｌ−示す。図（こおいてＡ−ｂｕａはアドレ
スバス、Ｄ−ｂｕ ｓはデータバス葡示し、図には不４
れない処理装置と下記の谷構成）、：直間？捨続してい
る。ＲＥＧは本発明１／＋中心となるイ、制御しジスタ
群であり、有効表示フラグとして１ｂｉｔ、アドレスデ
ータ１６ｂｉｔ、変更データ８ｂｉｔ の２５ｂ ｉ
ｔからなるレジスタ奮複ｅ（β１含み、Ａ−ｂｕｓ−Ｄ
−Ｊｕｇと図のようｌこ接続しである。
ＲＯＢ、４ ！−，ＲＡ Ｍは１６ｂｉｔアドレス、８
ｂｉｔデータのメモリであり、ＲＯＭと１ｌ−ｂｕｎの
間）コ４！ 出力データσ）一時保持と出力停止のため
の回路（Ｌ、ＡＴＣＨ）全設けている。
ｂｉｔデータのメモリであり、ＲＯＭと１ｌ−ｂｕｎの
間）コ４！ 出力データσ）一時保持と出力停止のため
の回路（Ｌ、ＡＴＣＨ）全設けている。
ＲＯＭの７ドレスＡ Ｂ Ｃ番地の読み出し情報をＤか
らＤ′に２私゛更（５た場合の動作ケ例にとって説明す
る。Ａ−ｂｕｓ、ｌ＝ｌこアドレス忰報ＡＢＣが現扛る
と、、ＲＥＧＭ路の有効表示フラグが設定（＝１）さｎ
て（・０る全てのレジスタのアドレスデータとＡ Ｂ
Ｃと全回時ζこ比較し、一致するレジスタが存在した場
合７こげ、このレジスタの変更データＤ′ｆｆ）−ｂｕ
ｇに出力すると共に、ＲＯＭからの出力ｊ−タＤ奮保持
しているＬＡＴＣＴ−Ｉ回路にＤ−ｂｕｓへの出力停止
信号を信−ｑｔｖｓｒｃを介して送る。
らＤ′に２私゛更（５た場合の動作ケ例にとって説明す
る。Ａ−ｂｕｓ、ｌ＝ｌこアドレス忰報ＡＢＣが現扛る
と、、ＲＥＧＭ路の有効表示フラグが設定（＝１）さｎ
て（・０る全てのレジスタのアドレスデータとＡ Ｂ
Ｃと全回時ζこ比較し、一致するレジスタが存在した場
合７こげ、このレジスタの変更データＤ′ｆｆ）−ｂｕ
ｇに出力すると共に、ＲＯＭからの出力ｊ−タＤ奮保持
しているＬＡＴＣＴ−Ｉ回路にＤ−ｂｕｓへの出力停止
信号を信−ｑｔｖｓｒｃを介して送る。
ＲＦ：、ＧＩＩＫｌ路の谷レジスタへの情報設定は、８
ｂｉｔ単位にＤ−ｂｕｓ経由で行うことｔこより、通常
のＲＡＭ書き込みと同様の手段を用いて行う。
ｂｉｔ単位にＤ−ｂｕｓ経由で行うことｔこより、通常
のＲＡＭ書き込みと同様の手段を用いて行う。
本実施例によ扛ば、ＲＯＭの記１．嚢情報全変更するた
めＲＯＩＩＩ作成し直す必要がなくなる。ざらにＩｔ
ＯＭの交換が不要なため、変更内容によってはシステム
動作状態で変更全行うことも可能となる。又、ＲＯＭの
記憶情報変更ではなく、特定アドレスのメモリ障害等で
正しい情報が読み出せないような場合・仁も、障害アド
レスと正しい記憶内容を制御レジスタに設定することｆ
こより対処することが可能となる。捷だ、本発明におい
て変更情報は制御レジスタｌこ設定しているが、これを
ＦＲＯＭ（プログラマブルＲＯＭ）にして初期設定（１
’ｉ報ｔａｔｔ’ｏ’としてかき、変更はＦＲＯＭライ
ターを用い゛Ｃ追加することもできる。この場合にも、
やはり新しいＲＯＭの設削・作成は不要であり、さらに
はシステム電源断時の変更内容の保障が可能となる効果
もある。制御レジスタ１−バッテリーバックアップして
もやはり同様の効果がある。
めＲＯＩＩＩ作成し直す必要がなくなる。ざらにＩｔ
ＯＭの交換が不要なため、変更内容によってはシステム
動作状態で変更全行うことも可能となる。又、ＲＯＭの
記憶情報変更ではなく、特定アドレスのメモリ障害等で
正しい情報が読み出せないような場合・仁も、障害アド
レスと正しい記憶内容を制御レジスタに設定することｆ
こより対処することが可能となる。捷だ、本発明におい
て変更情報は制御レジスタｌこ設定しているが、これを
ＦＲＯＭ（プログラマブルＲＯＭ）にして初期設定（１
’ｉ報ｔａｔｔ’ｏ’としてかき、変更はＦＲＯＭライ
ターを用い゛Ｃ追加することもできる。この場合にも、
やはり新しいＲＯＭの設削・作成は不要であり、さらに
はシステム電源断時の変更内容の保障が可能となる効果
もある。制御レジスタ１−バッテリーバックアップして
もやはり同様の効果がある。
尚、本発明において変更するＲＯＭ内容（エデータであ
る必要になくプログラムの命令コードでも良いため・処
理勿追加する場合（こはＲＡＭエリアにプログラム追加
部分を書き込んでおき、ＲＯＭの変更はこのエリアへの
ジャンプ命令コードを設定すること−こよって行える。
る必要になくプログラムの命令コードでも良いため・処
理勿追加する場合（こはＲＡＭエリアにプログラム追加
部分を書き込んでおき、ＲＯＭの変更はこのエリアへの
ジャンプ命令コードを設定すること−こよって行える。
この場合にも本発明の効果は変らない。
（６）発明の効果
本発明によれば、ＲＯＭ上の記憶イ＾報の変更が容易に
行えると共に、部分メモリ障害ｌこ対して、ＲＯＭを交
換することなく対処できる効果がある。
行えると共に、部分メモリ障害ｌこ対して、ＲＯＭを交
換することなく対処できる効果がある。
図面は本発明の一実施例として記憶装置に適用した構成
図である。 Ａ−ｂｕｓはアドレスバス、ｐ−ｂｕｓはデータバス、
ＲＥＧは制御レジスタ、ＲＯＭはリードオンリーメモリ
、ＲＡＭはランダムアクセスメモリ、Ｌ Ａ Ｔ ＣＨ
はラッチ回路、ＳＩＧは出力停止信号線。 ′１ 代理人 弁理士 松 岡 宏四部 １・ 、、、５
−ｉ
図である。 Ａ−ｂｕｓはアドレスバス、ｐ−ｂｕｓはデータバス、
ＲＥＧは制御レジスタ、ＲＯＭはリードオンリーメモリ
、ＲＡＭはランダムアクセスメモリ、Ｌ Ａ Ｔ ＣＨ
はラッチ回路、ＳＩＧは出力停止信号線。 ′１ 代理人 弁理士 松 岡 宏四部 １・ 、、、５
−ｉ
Claims (1)
- 【特許請求の範囲】 を引か装置ｌこＲＯＭ金有する情報処理７ステムｌこお
いて、メモリアドレスとデータを一組番こして記憶する
【・ジスタと、該レジスタ内の前記メモリアドレスとア
ドレスバス上に入力さ才するア１゛レスと葡比較し一致
したときだけデータバスに前記データを出力する手段と
を備え、前記レジスタの内容を変更することによりＲＯ
Ｍ上の内容変更【可能とすること全４′！徴とするＲＯ
Ｍ読出し情報に良友式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154937A JPS5945694A (ja) | 1982-09-06 | 1982-09-06 | Ｒｏｍ読出し情報変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154937A JPS5945694A (ja) | 1982-09-06 | 1982-09-06 | Ｒｏｍ読出し情報変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945694A true JPS5945694A (ja) | 1984-03-14 |
Family
ID=15595192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57154937A Pending JPS5945694A (ja) | 1982-09-06 | 1982-09-06 | Ｒｏｍ読出し情報変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945694A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076546A (ja) * | 1973-03-20 | 1985-05-01 | レイチエム、リミテツド | 電気的用途のための重合体材料 |
| JPS6457498A (en) * | 1987-08-28 | 1989-03-03 | Nec Corp | Partial correcting circuit for mask rom reading data |
| JPH01169629A (ja) * | 1987-12-25 | 1989-07-04 | Fujitsu Ltd | Ｒｏｍパッチ方式 |
| JPH02136923A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 読出し専用メモリデータ補正方式 |
| US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
-
1982
- 1982-09-06 JP JP57154937A patent/JPS5945694A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076546A (ja) * | 1973-03-20 | 1985-05-01 | レイチエム、リミテツド | 電気的用途のための重合体材料 |
| JPH0231108B2 (ja) * | 1973-03-20 | 1990-07-11 | Raychem Ltd | |
| JPS6457498A (en) * | 1987-08-28 | 1989-03-03 | Nec Corp | Partial correcting circuit for mask rom reading data |
| JPH01169629A (ja) * | 1987-12-25 | 1989-07-04 | Fujitsu Ltd | Ｒｏｍパッチ方式 |
| JPH02136923A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 読出し専用メモリデータ補正方式 |
| US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US6580638B2 (en) | 2000-02-17 | 2003-06-17 | Sandisk Corporation | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US6760255B2 (en) | 2000-02-17 | 2004-07-06 | Sandisk Corporation | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US6996008B2 (en) | 2000-02-17 | 2006-02-07 | Sandisk Corporation | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| US7184306B2 (en) | 2000-02-17 | 2007-02-27 | Sandisk Corporation | Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3748653A (en) | Microprogram memory for electronic computers | |
| JPH0248931B2 (ja) | ||
| JPS6015968B2 (ja) | 制御記憶装置 | |
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JPS60124754A (ja) | バッファ記憶制御装置 | |
| JPS58129658A (ja) | マイクロプログラム制御装置 | |
| JPH03142800A (ja) | 電気的消去・書き込み可能なプログラマブル・リード・オンリー・メモリ | |
| JPS623520B2 (ja) | ||
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JPS6349860A (ja) | Ｅ↑２ｐｒｏｍ使用方式 | |
| JPS5816349A (ja) | メモリ拡張代替方式 | |
| JP2562486B2 (ja) | データ処理装置エラー処理方式 | |
| JPS63225839A (ja) | セキユリテイ機能付きｒｏｍ | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS6220036A (ja) | エラ−チエツクコ−ドの付加方式 | |
| JPS60128531A (ja) | デ−タ処理装置 | |
| JPH01269141A (ja) | 拡張ポートを有するマイクロプロセッサ | |
| JPS556679A (en) | Check system of error control circuit | |
| JPS588364A (ja) | 状態履歴記憶方式 | |
| JPS61101804A (ja) | シ−ケンス演算制御装置 | |
| JPS6237745A (ja) | 統合マイクロプログラム制御方式 | |
| JPH0535607A (ja) | 不揮発性メモリ回路 | |
| JPS582943A (ja) | メモリ拡張代替方式 | |
| JPH01163854A (ja) | リードオンリメモリ |