JPS588364A - 状態履歴記憶方式 - Google Patents
状態履歴記憶方式Info
- Publication number
- JPS588364A JPS588364A JP56106621A JP10662181A JPS588364A JP S588364 A JPS588364 A JP S588364A JP 56106621 A JP56106621 A JP 56106621A JP 10662181 A JP10662181 A JP 10662181A JP S588364 A JPS588364 A JP S588364A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- register
- stored
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報Ｉ＆運装置の動作トレースの為に内部状態
の゛履履奢記憶する状態履歴記憶方式に関す ゛る。
の゛履履奢記憶する状態履歴記憶方式に関す ゛る。
従来、この種の状態履歴憶方式轄、’ＩＮ Ｉ ＩＩ
＆：示す橡に、情報島扉装置１の内部にそれでれ設けら
れた命令興行制御回路１０と、状態履歴記憶−路九と、
内部状態情報レジメタｂ２と、状態履歴記憶１１１１用
ｙ ｙレスレジスタ恥（以下アドレスレジスタと略記す
る）と、カウンタ馴とから構成され、各種タイ建ング毎
に例えばファームウェアステップ毎に命令貴行制御−路
１０かｂａｌ力されて内部状態情報レジスタｓ２に格納
された内容を状態履歴記憶回路２０に出力する。この時
の状態履歴記憶回路２０へ９格納アドレス社アドレスレ
ジスタｓＯで与えられており、状態履歴記憶−路２０Ｃ
内部状態情報レジスタｓ２の内容を格納する毎に、アド
レスレジスタｓＯの内容性、カウンタ馴によ１更新畜れ
、璽＃に格納した次のアドレスを指示するＩｌｃ設定さ
れ、内部状態が状態履歴記憶−諮２０の低位アドレスか
ら馴次記憶畜れるようになっている。このように、内部
状態情報を記憶しておくヒとにより１、障害発生時＆：
前記内部状態情報を取ｐ出して一書４６理対策に利用さ
れてきた。
＆：示す橡に、情報島扉装置１の内部にそれでれ設けら
れた命令興行制御回路１０と、状態履歴記憶−路九と、
内部状態情報レジメタｂ２と、状態履歴記憶１１１１用
ｙ ｙレスレジスタ恥（以下アドレスレジスタと略記す
る）と、カウンタ馴とから構成され、各種タイ建ング毎
に例えばファームウェアステップ毎に命令貴行制御−路
１０かｂａｌ力されて内部状態情報レジスタｓ２に格納
された内容を状態履歴記憶回路２０に出力する。この時
の状態履歴記憶回路２０へ９格納アドレス社アドレスレ
ジスタｓＯで与えられており、状態履歴記憶−路２０Ｃ
内部状態情報レジスタｓ２の内容を格納する毎に、アド
レスレジスタｓＯの内容性、カウンタ馴によ１更新畜れ
、璽＃に格納した次のアドレスを指示するＩｌｃ設定さ
れ、内部状態が状態履歴記憶−諮２０の低位アドレスか
ら馴次記憶畜れるようになっている。このように、内部
状態情報を記憶しておくヒとにより１、障害発生時＆：
前記内部状態情報を取ｐ出して一書４６理対策に利用さ
れてきた。
しかしながら、状態履歴記憶−路２０は記憶容量が限ら
れており、状態履歴記憶回路２０（ｌ最高位アドレスま
で内部状態情報を記憶Ｉｌには、アドレスレジスタ５ｏ
Ｆｓ再び体筒履歴記憶回路２０の最下位アドレスを指示
し、更に最下位アドレスに状態が記憶されると、アドレ
スレジスタ３０は−ウンタ６１＆：よ９次のアドレスを
指すよう＆：なっている為に、状態履歴記憶回路２０＆
：記憶されている内部状態情報は古いＩｌｃ書き換えら
れていた。この為に、７アームウエア命令の１ステツプ
毎の内部状態を逐次状態履歴記憶回路２０＆：記憶する
動作トレースにおいて、非同期回路との待ち合せなどに
よｐ同一ステップを何度も実行して−る場合に冗員な情
報を記憶し、障害斃生時にこれらの冗員な記憶が金管れ
ることにより、より有効な情報を逸してしまう欠点がめ
った。
れており、状態履歴記憶回路２０（ｌ最高位アドレスま
で内部状態情報を記憶Ｉｌには、アドレスレジスタ５ｏ
Ｆｓ再び体筒履歴記憶回路２０の最下位アドレスを指示
し、更に最下位アドレスに状態が記憶されると、アドレ
スレジスタ３０は−ウンタ６１＆：よ９次のアドレスを
指すよう＆：なっている為に、状態履歴記憶回路２０＆
：記憶されている内部状態情報は古いＩｌｃ書き換えら
れていた。この為に、７アームウエア命令の１ステツプ
毎の内部状態を逐次状態履歴記憶回路２０＆：記憶する
動作トレースにおいて、非同期回路との待ち合せなどに
よｐ同一ステップを何度も実行して−る場合に冗員な情
報を記憶し、障害斃生時にこれらの冗員な記憶が金管れ
ることにより、より有効な情報を逸してしまう欠点がめ
った。
本尭明轄従来の接衝に内在する上記欠点を解消する為に
なされたものでめり、従って本発明の■的は、状態履歴
記憶回路に対して装置内部状態情報を逐−登鍮する代り
に、現在と！［＃Ｎの内Ｓ状態情報を比較して一致して
ｉる場合に状態履歴記憶回路への記憶を制御することに
より状態履歴記憶回路に冗、長な情報を警鐘しないよう
にすることによって、有＠な回路をよｐ有効に利用でき
るようにした新値な状態履歴記憶方式を提供することに
ある。
なされたものでめり、従って本発明の■的は、状態履歴
記憶回路に対して装置内部状態情報を逐−登鍮する代り
に、現在と！［＃Ｎの内Ｓ状態情報を比較して一致して
ｉる場合に状態履歴記憶回路への記憶を制御することに
より状態履歴記憶回路に冗、長な情報を警鐘しないよう
にすることによって、有＠な回路をよｐ有効に利用でき
るようにした新値な状態履歴記憶方式を提供することに
ある。
本発明の上記目的は、装置内部の状態履歴を記−憶する
状態履歴記憶回路を有する情報処層装置に於いて、装置
の内部状態を保持する保持回路と、続いて尭生する内部
状態と前記保持回路で保持されている内部状態とを比較
する比較−路と、該比較回路で比較された結果によｐｅ
ｔｒ配状箇履履記憶圏路への状態履歴を記憶する制御動
作を行なう状態履歴警鐘制御回路とから構成される状態
履歴記憶方式、によって達成される。
状態履歴記憶回路を有する情報処層装置に於いて、装置
の内部状態を保持する保持回路と、続いて尭生する内部
状態と前記保持回路で保持されている内部状態とを比較
する比較−路と、該比較回路で比較された結果によｐｅ
ｔｒ配状箇履履記憶圏路への状態履歴を記憶する制御動
作を行なう状態履歴警鐘制御回路とから構成される状態
履歴記憶方式、によって達成される。
次に本発明をその良好な＝実施例についてＩ！１ｍを参
照しながら詳細に説明しよう０本発明の一與施例として
、ファームウェアで制御される情報地理装置の７アーム
ウエアアドレスの履歴記憶方式につｉで説明する。
照しながら詳細に説明しよう０本発明の一與施例として
、ファームウェアで制御される情報地理装置の７アーム
ウエアアドレスの履歴記憶方式につｉで説明する。
ｌＩｌ！２ＷＪは本発明の−！ｌ！施例を示すプルツタ
構成図である０図において、第１Ｗ！Ｊと同じ参照誉奇
は１！ｌ！１図と同じ要素を示している。本発明の一実
施＠は、清掃処理装置１′の中に設けられ、マイタロ命
令語が格納畜れて−るマイクロ命令語メモリ１２と、ｗ
Ｉマイク−命令語メ毫り１２内にあるアドレスのマイタ
ロ命令語を読み出す為のアドレスを指示するマイクロ命
令語Ｗｔ番出しアドレス回路（以下マイクロアドレス回
路と略記する）１１と、該マイク賞アドレス回路１１の
出力アドレスを逐次格納しておくアドレス比較レジスタ
（以下レジスタと略記する）３２′と、前記マイクロア
ドレス回路１１で示されたアドレスと前記レジメタＡ２
’ｃ格納されたアドレスを比較するアドレス比較回路（
以下比較回路と略記する）４０と、前記マイクロアドレ
ス回路１１で示されたアドレスを逐次配憶していく状態
履歴記憶（２）路（以下履歴記憶−路と略記する）２０
と、蒙履歴記憶園路２０へ格納するアドレスを示すアド
レスレジスタ３０と、前記履歴記憶方式２０に前記マイ
＃田アドレス園路１１かもの内′容を、格納する毎に鍵
記アドレス゛レジスタ３０の内容を更新するアドレスカ
ウンタ（以下カウンタと略記する）５１とから構成され
ている。
構成図である０図において、第１Ｗ！Ｊと同じ参照誉奇
は１！ｌ！１図と同じ要素を示している。本発明の一実
施＠は、清掃処理装置１′の中に設けられ、マイタロ命
令語が格納畜れて−るマイクロ命令語メモリ１２と、ｗ
Ｉマイク−命令語メ毫り１２内にあるアドレスのマイタ
ロ命令語を読み出す為のアドレスを指示するマイクロ命
令語Ｗｔ番出しアドレス回路（以下マイクロアドレス回
路と略記する）１１と、該マイク賞アドレス回路１１の
出力アドレスを逐次格納しておくアドレス比較レジスタ
（以下レジスタと略記する）３２′と、前記マイクロア
ドレス回路１１で示されたアドレスと前記レジメタＡ２
’ｃ格納されたアドレスを比較するアドレス比較回路（
以下比較回路と略記する）４０と、前記マイクロアドレ
ス回路１１で示されたアドレスを逐次配憶していく状態
履歴記憶（２）路（以下履歴記憶−路と略記する）２０
と、蒙履歴記憶園路２０へ格納するアドレスを示すアド
レスレジスタ３０と、前記履歴記憶方式２０に前記マイ
＃田アドレス園路１１かもの内′容を、格納する毎に鍵
記アドレス゛レジスタ３０の内容を更新するアドレスカ
ウンタ（以下カウンタと略記する）５１とから構成され
ている。
ＨＳ図は１１１２図に示した実施例の動作タイミング図
である６図において、参照符号１ｚはマイＩＣアドレス
回路１１の出力を、Ｓ畠はマイター命令謂メモリ１２か
も読み出されたマイクロ命令−を、Ｊ”Ｆ！−比較回路
４０の出力を、８４はレジスタ５２′の出力をそれでれ
示す、１ＩｌＮ、図中、１％Ｃ１Ｅはマイクロ命令語と
社葬同期に動作を行なっている回路（箇２図には示され
ていない）からの同期待ち舎せをしな鱒で動作指示を与
えるマイクロ命令語のアドレスを、ＢｌＤはマイクロ命
令−と轄非同期に動作れ示す。
である６図において、参照符号１ｚはマイＩＣアドレス
回路１１の出力を、Ｓ畠はマイター命令謂メモリ１２か
も読み出されたマイクロ命令−を、Ｊ”Ｆ！−比較回路
４０の出力を、８４はレジスタ５２′の出力をそれでれ
示す、１ＩｌＮ、図中、１％Ｃ１Ｅはマイクロ命令語と
社葬同期に動作を行なっている回路（箇２図には示され
ていない）からの同期待ち舎せをしな鱒で動作指示を与
えるマイクロ命令語のアドレスを、ＢｌＤはマイクロ命
令−と轄非同期に動作れ示す。
１１１４図は第１図に示されたタイ建ング＆：於ける履
歴記憶方式２０の中のマイクロ命令語のアドレスの格納
状況を示している。
歴記憶方式２０の中のマイクロ命令語のアドレスの格納
状況を示している。
以下に１１２図のプロッタ図及び第５図のタイ々ング図
を基に本発明の詳細な動作を説明する。
を基に本発明の詳細な動作を説明する。
マイタロアドレス回路１１４−より示されたマイ１口命
４醋アドレスＡによｊマイタロ命令曙メ４Ｗ１２内の！
イタロ命令１１１ａ＃読み出される。このアドレスＡは
レジスタ３２′に格納されて°いるアドレスと比１’１
１ｍ１４０で比較される。今、アドレスＡはレジスタ５
２’の内容と御飯しないものとして説明する。
４醋アドレスＡによｊマイタロ命令曙メ４Ｗ１２内の！
イタロ命令１１１ａ＃読み出される。このアドレスＡは
レジスタ３２′に格納されて°いるアドレスと比１’１
１ｍ１４０で比較される。今、アドレスＡはレジスタ５
２’の内容と御飯しないものとして説明する。
履歴記憶回路２０へはアドレスレジスタ３０＆−よって
示畜れたアドレスにマイタロアドレス回路１１で示畜れ
たアドレスＡが格納される。アドレスレジスタｓＯは前
記カウンタ３１を介してアドレスが更新される。−ｖイ
タロ命令語ａは、マイクロ命令−と同期していない回路
からの待ち合せを行なう命令でない為に、マイクロアド
レス回路１１ではマイタロ命令語ａで示事れた次のマイ
クロ命令語アドレスＢをマイクロ命令−メ毫り１２＆：
示す０次のステップで、マイター命令語メモリ１２から
マイクロ命令ｌｌ）が読み出１れる。
示畜れたアドレスにマイタロアドレス回路１１で示畜れ
たアドレスＡが格納される。アドレスレジスタｓＯは前
記カウンタ３１を介してアドレスが更新される。−ｖイ
タロ命令語ａは、マイクロ命令−と同期していない回路
からの待ち合せを行なう命令でない為に、マイクロアド
レス回路１１ではマイタロ命令語ａで示事れた次のマイ
クロ命令語アドレスＢをマイクロ命令−メ毫り１２＆：
示す０次のステップで、マイター命令語メモリ１２から
マイクロ命令ｌｌ）が読み出１れる。
アドレスＢは、アドレスＡの場合と同じように、比較回
路４０でアドレスの比較がなされ、不一致であるので、
アドレスＡの場合と同じように履歴記ｍｇｉｉ路ｚｏへ
アドレスレジスタ６０で示されるアドレスにアドレスＢ
が格納される。仁のマイター命令ｒｉｂけ、マイクロ命
令語と同期していない回路からの待ち舎せを行なう命令
である為に、非同期回路からの信号な待つ、今、第！ｉ
ｍｌのタイ々ングｔＸでは非同期回路からの信号がきて
いない為に、マイク四アドレス圏路１１ではタイイング
ｔｓでもアドレスＢをマイタ四命令語メモリ１２へ示す
、マイタロ命令語メモリ１２では再度アドレスＩＪｔｋ
Ｍ＠れているので、マイクロ命令１１ｂを読み出す、こ
の時、比較回路４０では、レジスタ１２’の内容と一致
している為に、アドレスレジスタ６Ｇのアドレスの更新
を抑止する。しかしながら、この場合でも履歴記憶回路
２０、レジスタ！１２’ｃはそれヤれの内容が書き込ま
れる。
路４０でアドレスの比較がなされ、不一致であるので、
アドレスＡの場合と同じように履歴記ｍｇｉｉ路ｚｏへ
アドレスレジスタ６０で示されるアドレスにアドレスＢ
が格納される。仁のマイター命令ｒｉｂけ、マイクロ命
令語と同期していない回路からの待ち舎せを行なう命令
である為に、非同期回路からの信号な待つ、今、第！ｉ
ｍｌのタイ々ングｔＸでは非同期回路からの信号がきて
いない為に、マイク四アドレス圏路１１ではタイイング
ｔｓでもアドレスＢをマイタ四命令語メモリ１２へ示す
、マイタロ命令語メモリ１２では再度アドレスＩＪｔｋ
Ｍ＠れているので、マイクロ命令１１ｂを読み出す、こ
の時、比較回路４０では、レジスタ１２’の内容と一致
している為に、アドレスレジスタ６Ｇのアドレスの更新
を抑止する。しかしながら、この場合でも履歴記憶回路
２０、レジスタ！１２’ｃはそれヤれの内容が書き込ま
れる。
タイオングを麿で非同期回路からの信号が到着すると、
マイ／−アトＶＸ園路１１ではタイ々ング１暮てアドレ
スＣをマイタロ命令語メモリ１２へ指示する。マイク−
命令語メ毫り１２では、アドレスＣに対応するマイクロ
命令語−が読み出され、命迄と同じようにアドレスの比
較が行なわれる。ζこでは、比較回路４０が不一致と判
定し、アドレスレジスタｌｓＯの更新を指示する。この
時、履歴記憶回路頭、レジスタ３２′に４それぞれの内
容が書き込まれる。履歴記憶回路２０＆：はタイ建ング
ｉｍで一変書き込壕れたアドレスに再度アドレスＣが記
憶慣れることになる。又１．マイＩ冒命令ｌＩ＃は非同
期回路との待ち壷せ命令でない為に、育イタロアドレス
園路１１ではマイタ■命＊＊−で示される次のアドレス
Ｄをマイタロ命令曙メ噌月２＆：指示する。この場合に
も、アドレスレジスタ５ｏｒｔ更新され、履歴記憶−１
Ｉ２０、レジスタ１２’＆：％それぞれの内容が入墨、
このマイクロ命令＠ ｄ ｌｊ待ち舎せをもつ命令の為
に、タイ々ングロ、感・と待つ、この間、アドレスレジ
スタ３０蝶、前記比較８１８４０で一致と取っているの
で、更新が行なわれない。
マイ／−アトＶＸ園路１１ではタイ々ング１暮てアドレ
スＣをマイタロ命令語メモリ１２へ指示する。マイク−
命令語メ毫り１２では、アドレスＣに対応するマイクロ
命令語−が読み出され、命迄と同じようにアドレスの比
較が行なわれる。ζこでは、比較回路４０が不一致と判
定し、アドレスレジスタｌｓＯの更新を指示する。この
時、履歴記憶回路頭、レジスタ３２′に４それぞれの内
容が書き込まれる。履歴記憶回路２０＆：はタイ建ング
ｉｍで一変書き込壕れたアドレスに再度アドレスＣが記
憶慣れることになる。又１．マイＩ冒命令ｌＩ＃は非同
期回路との待ち壷せ命令でない為に、育イタロアドレス
園路１１ではマイタ■命＊＊−で示される次のアドレス
Ｄをマイタロ命令曙メ噌月２＆：指示する。この場合に
も、アドレスレジスタ５ｏｒｔ更新され、履歴記憶−１
Ｉ２０、レジスタ１２’＆：％それぞれの内容が入墨、
このマイクロ命令＠ ｄ ｌｊ待ち舎せをもつ命令の為
に、タイ々ングロ、感・と待つ、この間、アドレスレジ
スタ３０蝶、前記比較８１８４０で一致と取っているの
で、更新が行なわれない。
このよ、うにして、履歴記憶回路Ｑｏｋ−は〜タイ々ン
グ＄・〜１マまで８ステツプの！イＩｗ命令語が斃行畜
れたのに、アドレスレジスタの５ステツプｒｓｊｌｌｌ
が記憶される仁と＆：なる。
グ＄・〜１マまで８ステツプの！イＩｗ命令語が斃行畜
れたのに、アドレスレジスタの５ステツプｒｓｊｌｌｌ
が記憶される仁と＆：なる。
ｌｌ４Ｗｉのアドレス履歴の記憶のうち、アドレスＣが
記憶された記憶域社一度アドレスＢが記憶されたとζろ
に再記憶されてアドレスＣとなったものであり、アドレ
スＩの記憶域も同様にアドレスＤが二縦記憶された上に
再記憶されたものである。
記憶された記憶域社一度アドレスＢが記憶されたとζろ
に再記憶されてアドレスＣとなったものであり、アドレ
スＩの記憶域も同様にアドレスＤが二縦記憶された上に
再記憶されたものである。
本発明は、以上に説明したように、現在及び璽鹸の内部
状態を比較し、その結果により状態情報を記憶させるか
否かの制御を行なうむとにより、冗長な状態情報を除去
できるという効果がめる。
状態を比較し、その結果により状態情報を記憶させるか
否かの制御を行なうむとにより、冗長な状態情報を除去
できるという効果がめる。
以上本発明をその良好な一１Ｉ！施例についてＩ！嘴し
たが、それは単なる例示的なものであり、ここで説明さ
れた実施例によってのみ本Ｉ［尭明が限定されるもので
ないヒとは勿論である。
たが、それは単なる例示的なものであり、ここで説明さ
れた実施例によってのみ本Ｉ［尭明が限定されるもので
ないヒとは勿論である。
ｌ１１ＷＪは従来におけるこの種の技術を示すブーツタ
図、１８２１１社本発明０−集施例を示すブーツク構成
図、第５図はｌｌ２Ｗｉに示されたプロッタ構成の一部
のタインング図、１１４図は履歴記憶回路 ゛でのアド
レス履歴の記憶状況を示す図である。 １．１′・争・情報感層装置、１０・・・命令集行制御
囮路、１１・・・育イタロ命令曙読み出しアドレス指示
−路、１２台・・マイクロ命令曙メ毫り、λ・―・状態
履歴記憶囲路、ｓＯ・・・アドレスレジスタ、ｓｌ・・
・カウンタ、ｓ２・・・内部状態情報レジスタ、ｓ２′
・・・アドレス比着レジスタ、４０・・・比較−路、Ａ
、Ｃ，ｊ・・・非同期ｓｉｉ＋ｉｓとの待ち合せがない
マイＩＩＩ命令語アドレス、ＢｌＤ・・・非ｆｉ１期闘
踏との待ち会せかめるマイクト命令語アドレス、ｌＬ、
’ｂ、ａ、ｄ、ａ−・−マイタロ命令曙メモリの上記ア
ドレスに入りて−るマイタロ命令■ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊 谷 雄太部第１図
図、１８２１１社本発明０−集施例を示すブーツク構成
図、第５図はｌｌ２Ｗｉに示されたプロッタ構成の一部
のタインング図、１１４図は履歴記憶回路 ゛でのアド
レス履歴の記憶状況を示す図である。 １．１′・争・情報感層装置、１０・・・命令集行制御
囮路、１１・・・育イタロ命令曙読み出しアドレス指示
−路、１２台・・マイクロ命令曙メ毫り、λ・―・状態
履歴記憶囲路、ｓＯ・・・アドレスレジスタ、ｓｌ・・
・カウンタ、ｓ２・・・内部状態情報レジスタ、ｓ２′
・・・アドレス比着レジスタ、４０・・・比較−路、Ａ
、Ｃ，ｊ・・・非同期ｓｉｉ＋ｉｓとの待ち合せがない
マイＩＩＩ命令語アドレス、ＢｌＤ・・・非ｆｉ１期闘
踏との待ち会せかめるマイクト命令語アドレス、ｌＬ、
’ｂ、ａ、ｄ、ａ−・−マイタロ命令曙メモリの上記ア
ドレスに入りて−るマイタロ命令■ 特許出願人 日本電気株式会社 代 理 人 弁理士 熊 谷 雄太部第１図
Claims (1)
- 装置内部の状態履歴を記憶する状態履歴記ｉＩＨ路を有
する情１１４６層装置Ｃ於いて、装置の内部状態を保持
する保持回路と、続−て斃生する装置の内部状態と鍵記
保持−路で保持されている内部状態とを比稜する比稜−
路と、験比較園路で比稜畜れた細条によｐ鎗記状簡層履
配憧關路へ状態履歴を記憶するか否かの制御をする状態
履履登鍮制御−路とを具備するヒとを特徴とした状態履
歴記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106621A JPS588364A (ja) | 1981-07-07 | 1981-07-07 | 状態履歴記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106621A JPS588364A (ja) | 1981-07-07 | 1981-07-07 | 状態履歴記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588364A true JPS588364A (ja) | 1983-01-18 |
Family
ID=14438179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106621A Pending JPS588364A (ja) | 1981-07-07 | 1981-07-07 | 状態履歴記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987006365A1 (en) * | 1986-04-15 | 1987-10-22 | Fanuc Ltd | Signal trace control system for pmc |
| JP4897802B2 (ja) * | 2005-06-10 | 2012-03-14 | エスエーシー アクイジション リミテッド ライアビリティ カンパニー | モジュール家具アセンブリ |
-
1981
- 1981-07-07 JP JP56106621A patent/JPS588364A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987006365A1 (en) * | 1986-04-15 | 1987-10-22 | Fanuc Ltd | Signal trace control system for pmc |
| JPS62243008A (ja) * | 1986-04-15 | 1987-10-23 | Fanuc Ltd | Ｐｍｃの信号トレ−ス制御方式 |
| JP4897802B2 (ja) * | 2005-06-10 | 2012-03-14 | エスエーシー アクイジション リミテッド ライアビリティ カンパニー | モジュール家具アセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588364A (ja) | 状態履歴記憶方式 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JPH06318260A (ja) | 電子装置 | |
| JPH01277397A (ja) | 情報記憶読出方法とその装置 | |
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| JPS588365A (ja) | 状態履歴記憶方式 | |
| JPS62269256A (ja) | 半導体フアイルのデ−タ保存方式 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JPS63156231A (ja) | リ−ドオンリ−メモリ内命令の変更方法 | |
| JPS6238959A (ja) | プログラム読込み方法 | |
| JPH01166148A (ja) | メモリアクセス装置 | |
| JPS622335A (ja) | フアイル装置のバツクアツプ処理方式 | |
| JP2001075842A (ja) | 異常原因の解析方法 | |
| JPS62143105A (ja) | 自動作業機械の稼動情報記録方法 | |
| JPH0551938B2 (ja) | ||
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPS628235A (ja) | 動作履歴記憶装置 | |
| JPH03105800A (ja) | マスクｒｏｍ記憶装置 | |
| JPS62272332A (ja) | トレ−サ方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS62272333A (ja) | トレ−サ方式 | |
| JPH04218846A (ja) | ストアバッファ | |
| JPS62209637A (ja) | デ−タベ−ス更新方法 |