JPH0242529A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮丘上ヱ 本発明は入出力処理装置に関し、特に入出力処理装置の
制御記憶へのファームウェアロード方式従来、制御記憶
へのマイクロプログラムロード方式としては、外部のサ
ービスプロセッサなどからシフトパスを利用して制御記
憶に書込む方式や、−度主記憶装置上に補助記憶装置（
磁気テープ装置や磁気ディスク装置、およびフロッピデ
ィスク装置など）からマイクロプログラムファイルを読
込んだ後に、あらためて主記憶装置がら対象装置へのダ
ウンロードを行う方式が一般的である。

サービスプロセッサなどからシフトパスを利用して制御
記憶に書込む方式の場合には、制御記憶に大容量のマイ
クロプログラムをロードするときのロード時間が多大と
なり、システムのスタートアップに要する時間が長くな
るという欠点がある。

また、−度主記憶装置上に補助記憶装置からマイクロプ
ログラムファイルを読込んだ後に対象装置へのタウンロ
ードを行う方式の場合には、外部の補助記憶装置からマ
イクロプログラムファイルを読出した後に、再び対象装
置の制御記憶にそのマイクロプログラムをロードするた
め、再ロードに多大の時間を要し、再ロードのための制
御ａ楕（たとえば、診断プロセッサに再ロードのための
機能を持たせるなど）が必要になるという欠点がある。

ｌ匪座旦」 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、システムのスタートアップに要する時間
を短縮し、迅速な立上げを行うことができる入出力処理
装置の提供を目的とする。

発明の構成 本発明による入出力処理装置は、入出力装置と主記憶装
置との間のデータ転送の制御を行う入出力処理装置であ
って、システム立上げ時に前記主記憶装置において前記
入出力装置からのデータを書込むべき主記憶アドレスを
保持する保持手段と、前記保持手段に保持された前記主
記憶アドレスに基づいて前記主記憶装置に前記入出力装
置からのデータを書込む第１の書込み手段と、前記入出
力装置からのデータを受信する毎に制御記憶への書込み
アドレスを更新する更新手段と、前記更新手段から供給
される前記書込みアドレスに基づいて前記制御記憶に前
記入出力装置からのデータを書込む第２の書込み手段と
を有し、前記入出力装置から前記主記憶装置へのデータ
転送時に、前記第１および前記第２の書込み手段により
前記主記憶装置および前記制御記憶に前記入出力装置か
らのデータを書込むようにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る１図において、主記憶記憶装置２および中央処理装置
３以外のブロックは本発明の一実施例の入出力処理装置
内部の構成ブロックを表している。

第２図は本発明の一実施例によるシステムの構成を示す
ブロック図であり、第３図は第２図に示すシステムの立
上げ手順を示すフローチャートである。また、第４図は
本発明の一実施例の動作を示すタイミングチャートであ
る。

これら第１図〜第４図を用いて本発明の一実施例の動作
について説明する。

まず、第２図に示すシステムの立上げについて説明する
。

電源の投入によりパワーリセット信号が送出されると、
パワーリセット信号が“０”となることにより診断プロ
セッサ４の自己診断プログラムが起動され、診断プロセ
ッサ４で自己診断が行われる（第３図ステップ３１）。

診断プロセッサ４は自己診断が正常に終了すると、中央
処理装置３に対する診断マイクロプログラムと、ブート
ロードイン動作［補助記憶装置（磁気テープ装置や磁気
ディスク装置、およびフロッピディスク装置など）から
主記憶装置２へのデータの読込み動作］のためのマイク
ロプログラムを中央処理装置３の制御記憶にロードしく
第３図ステップ３２）、その診断マイクロプログラムを
起動する（第３図ステップ３３）。診断プロセッサ４か
ら中央処理装置３へのマイクロプログラムのロードおよ
び起動は診断インタフェース４００を介して行われる。

中央処理装置３は診断プロセッサ４からの起動により診
断マイクロプログラムを実行しく第３図ステップ３８）
、この診断が正常に終了すると中央処理装置３は診断プ
ロセッサ４に終了報告を行う（第３図ステップ３９）。

診断プロセッサ４は中央処理装置３からの終了報告を受
取ると、入出力処理装置１の制御記憶１１に診断マイク
ロプログラムをロードしく第３図ステップ３４）、その
診断マイクロプログラムを起動する（第３図ステップ３
５）６診断プロセッサ４から入出力処理装置１への診断
マイクロプログラムのロードおよび起動は診断インタフ
ェース４００を介して行われる。

入出力処理装置１は診断プロセッサ４からの起動により
診断マイクロプログラムを実行しく第３図ステップ４２
）、この診断が正常に終了すると入出力処理装置１は診
断プロセッサ４に終了報告を行う（第３図ステップ４３
）。

上述のようにして、システムを構成する各装置の診断が
行われて正常に終了すると、診断プロセッサ４は入出力
処理装置１の制御記憶１１ヘブートロードインのために
必要な最少限のマイクロプログラム（ブートロードイン
用マイクロプログラム）をロードする（第３図ステップ
３６）。これにより、入出力処理装置１は初期設定され
る（第３図ステップ４４）。

次に、診断プロセッサ４は中央処理装置３にブートロー
ドインの準備か整ったことを通知する（第３図ステップ
３７）。

中央処理装置３はこの通知を受取ると、主記憶装置２に
ブートロードインのためのチャネルプログラムと制御デ
ータとを書込み（第３図ステップ４０）、入出力処理装
置１にブートロードインの開始を指示する（第３図ステ
ップ４１）。

入出力処理装置１は中央処理装置３の指示に応じて主記
憶装置２の所定のアドレスからチャネルプログラムを取
出して順次実行していく（第３図ステップ４５）。

入出力処理装置１ではこのチャネルプログラムの実行中
にファームウェアファイルの読出しを示すチャネルコマ
ンドに遭遇すると、チャネルコマンド語内に表示されて
いるアドレスがマイクロ命令制御部１８からアドレスフ
ァイル２３に送出され、チャネルコマンド語内に表示さ
れているデータ長がマイクロ命令制御部１８からデータ
長ファイル２２に送出される（マイクロ命令制御部１８
からデータ長ファイル２２およびアドレスファイル２３
への信号線の接続は■および■で示しである）。

データ長およびアドレスはデータ長ファイル２２および
アドレスファイル２３において夫々所定のアドレスに格
納される。

このとき、制御記憶書込みアドレスレジスタ（ＣＡＲ）
（以下書込みアドレスレジスタとする）１６がリセット
され、チャネルプログラムにより指定される入出力ボー
ト部２９−ｉ（ｉ＝１．・・・・・・ｎ）を介して入出
力装置７−ｊ（ｊ＝１．２，３゜４．５）が起動される
とともに、マイクロ１グラムか所定のアドレスに分岐し
てアイドル状態に移行する。

しかるのちに、入出力インタフェース５００を通じて入
出力装Ｗ　７−ｊからの読込みデータが入出力ボート部
２つ−１のデータバッファ（図示せず）に蓄積される。

入出力ボート部２９−１はデータバッファ内のデータが
一定値（たとえば４バイト）以上になると、データ転送
制御部２１に主記憶装置２への書込みを要求する。

データ転送制御部２１では入出力ボート部２つ−１から
の書込み要求に対して受付可能な状態であれば、その入
出力ボート部２９−１に対してアクセプト信号を返送し
て書込みデータバス１００の使用権を与えるとともに、
選択回路１つを介して入力された書込みアドレスレジス
タ１６の内容によって指定される制御記憶１１のアドレ
スに書込みデータバス１００上の書込みデータを書込む
（第４図参゛照）。

この後に、データ転送制御部２１は選択回路１つを制御
してマイクロ命令制御部１８からのアドレスを制御記憶
１１に供給し、制御記憶１１に書込まれたデータを読出
し、選択回路２０を介して主記憶装置２に送出する（デ
ータ転送制御部２１から選択回路１９への制御線の接続
は■で示しである）。

このとき、データ長ファイル２２およびアドレスファイ
ル２３から読出された内容がデータ長保持レジスタ（Ｃ
ＴＢ）２４とアドレス保持レジスタ（ＡＤＣ＞２５とに
夫々セット・され、アドレス保持レジスタ２５にセット
された内容は主記憶アドレスとして主記憶装置２に送出
される。

また、データ転送制御部２１では入出力ボート部２つ−
１にアクセプト信号を返送するとともに、主記憶装置２
へのメモリリクエスト信号を“１”とすることにより主
記憶装置２にデータの書込みを要求する。

主記憶装置２はデータ転送制御部２１からのデータの書
込み要求に対してアクセプト信号によって応答するとと
もに、選択回路２０を介して送られてきたデータをアド
レス保持レジスタ２５から送られてきた主記憶アドレス
に書込む、主記憶装置２はこの書込みが終了すると、リ
プライ信号によりデータの書込みの完了をデータ転送制
御部２１に通知する。

この通知により、入出力処理装置１では加算器１７によ
り書込みアドレスレジスタ１６の内容に「１」が加算さ
れ、データ長更新カウンタ２６によりデータ長保持レジ
スタ２４の内容から「４」が減算され、データアドレス
更新カウンタ２７によりアドレス保持レジスタ２５の内
容に「４」が加算される。これにより、書込みアドレス
レジスタ１６の内容と、データ長保持レジスタ２４の内
容と、アドレス保持レジスタ２５の内容とが夫々更新さ
れる（第４図参照） 上記の処理により入出力装置７−ｊから主記憶装置２へ
のデータ転送の１サイクルが完了する。この時点で、制
御記憶１１の０番地には第１ワードが書込まれ、主記憶
装置２のデータバッファ（図示せず）内にも第１ワード
が書込まれる。また、制御記憶１１への書込みアドレス
を保持する書込みアドレスレジスタ１６には１番地が保
持されている。

上述の処理動作が入出力ボート部２９りに入出力装置７
−ｊからのデータが蓄えられる度に行われ、この処理動
作はデータ長保持レジスタ２４の内容が「０」となるま
で行われる。

このデータ転送が行われている間、マイクロ命令は書込
み対象とならない制御記憶１１のアドレスをアクセスし
ていればよい。

また、制御記憶１１は一般にＳＲＡＭ　（Ｓｔａｔｉｃ
ＲＡＭ）ＩＣによって構成され、読出しと書込みとが同
時にはできない構造となっているので、制御記憶１１か
らの読出しデータが常にセットされるマイクロ命令レジ
スタ１４の内容が制御記憶１１へのデータの書込み中に
変らないように、マイクロ命令レジスタ１４の内容をホ
ールドする必要がある。

したがって、制御記憶１１に対する書込みまたは読出し
時には、データ転送制御部２１からマイクロ命令の実行
を抑止する信号が出力され、マイクロ命令レジスタ１４
およびマイクロアドレスレジスタ（μＡＲ）１５の内容
がホールドされる。

一連のデータ転送が終了すると、入出力インタフェース
５００により入出力ボート部２９−１に接続された入出
力制御波！６から入出力インタフェース５００を介して
入出力動作の終了を指示する指示コードが送出され、い
ったん入出力ボート部２９−１に格納される。

入出力ボート部２９−１では該指示コードを受信すると
、割込み要求信号を割込み制御部２８に送信する−０割
込み制御部２８ではその割込み要求信号に応じてマイク
ロ命令制御部１８に対して割込みを発生させる。

マイクロ命令制御部１８はこの割込みの発生により、そ
れまで実行していたマイクロプログラムの実行を中断し
、指示コードに応じた処理（入出力動作の終了処理）に
マイクロプログラムを分岐させる。

入出力処理装置１のマイクロプログラムは入出力動作の
終了処理を実行し、主記憶装置２の所定のアドレスに入
出力動作の終了状況を表す制御データを書込み、中央処
理装置３に対して入出力動作の終了を指示する。

中央処理装置３は主記憶装′Ｉ！、２に書込まれた該制
御データを解析し、入出力処理装置１における入出力動
作が正常に完了したかを判断する。中央処理装置３では
この判断結果にしたがって次の処理に移行する。

上述したように、入出力装置７−ｊがら主記憶装置２へ
のデータ転送が終了した時点では、ブートロードイン動
作を行った入出力処理装置１の制御記憶１１の内容は入
出力装置７−ｊから転送されてきたデータで書換えられ
ている。すなわち、制御記！２１１の内容は主記憶装置
２に書込まれたデータと同一となる。

また、このとき入出力装置７−ｊから転送されたデータ
は、入出力処理装置１の本来の機能を実現するマイクロ
プログラムであり、それまで制御記憶１１に格納されて
いた暫定的なマイクロプログラム（ブートロードイン動
作を行うために必要な最少限のマイクロプログラム）が
本来のマイクロプログラムに置換わるため、入出力動作
の終了処理を行うに当たって何ら支障は生じない。

本発明の一実施例において、通常動作時に主記憶装置２
から読出されたデータを入出力装置７−Ｊに転送する場
合には、主記憶装置２から読出されたデータは出力デー
タレジスタ１２および読出しデータバス１０１を介して
入出力ボート部２９−１に蓄積され、入出力ボート部２
９−１から入出力インタフェース５００を介して入出力
装置７−ｊに転送される。

このように、入出力処理装置１のブートロードイン動作
により入出力袋［７−ｉからの書込みデータを主記憶装
置２に転送するとき、入出力装置７−１からの書込みデ
ータをいったん制御記憶１１に書込んでから主記憶装置
２に書込むようにすることによって、再ロードのための
制御機構を設けることなく、システムのスタートアップ
に要する時間を短縮し、迅速な立上げを行うことができ
る。

尚、本発明の一実施例では入出力装置７−ｉからの書込
みデータをいつなん制御記憶１１に書込んでから主記憶
装置２に書込むようにしているが、制御記憶１１に入出
力装置７−ｉからのデータを書込むときに、選択回路２
０で入力データレジスタ１３に保持されたデータを選択
し、このデータを主記憶装置２に書込むようにしてもよ
く、これに限定されない。

九匪血文Ｊ 以上説明したように本発明は、入出力装置からのデータ
を主記憶装置に転送するときに、入出力装置からのデー
タを受信する毎に更新される書込みアドレスに基づいて
該データを制御記憶に書込むとともに、予め保持された
主記憶アドレスに基づいて該データを主記憶装置に書込
むようにすることによって、システムのスタートアップ
に要する時間を短縮し、迅速な立上げを行うことができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例によるシステムの構成を示すブ
ロック図、第３図は第２゛図に示すシステムの立上げ手
順を示すフローチャート、第４図は本発明の一実施例の
動作を示すタイミングチャートである。 主要部分の符号の説明 １・・・・・・入出力処理装置 ２・・・・・・主記憶装置 ４・・・・・・診断プロセッサ ７−１〜７−５・・・・・・入出力装置１１・・・・・
・制御記憶 １６・・・・・・制御記憶 書込みアドレスレジスタ １７・・・・・・加算器 １８・・・・・・マイクロ命令制御部 １９．２０・・・・・・選択回路 ２１・・・・・・データ転送制御部 ２２・・・・・・データ長ファイル ２３・・・・・・アドレスファイル ２８・・・・・・割込み制御部

Claims (1)

【特許請求の範囲】
1. （１）入出力装置と主記憶装置との間のデータ転送の制
   御を行う入出力処理装置であって、システム立上げ時に
   前記主記憶装置において前記入出力装置からのデータを
   書込むべき主記憶アドレスを保持する保持手段と、前記
   保持手段に保持された前記主記憶アドレスに基づいて前
   記主記憶装置に前記入出力装置からのデータを書込む第
   １の書込み手段と、前記入出力装置からのデータを受信
   する毎に制御記憶への書込みアドレスを更新する更新手
   段と、前記更新手段から供給される前記書込みアドレス
   に基づいて前記制御記憶に前記入出力装置からのデータ
   を書込む第２の書込み手段とを有し、前記入出力装置か
   ら前記主記憶装置へのデータ転送時に、前記第１および
   前記第２の書込み手段により前記主記憶装置および前記
   制御記憶に前記入出力装置からのデータを書込むように
   したことを特徴とする入出力処理装置。