JPS593559A - マイクロプログラム制御装置の診断方式 - Google Patents
マイクロプログラム制御装置の診断方式Info
- Publication number
- JPS593559A JPS593559A JP57112845A JP11284582A JPS593559A JP S593559 A JPS593559 A JP S593559A JP 57112845 A JP57112845 A JP 57112845A JP 11284582 A JP11284582 A JP 11284582A JP S593559 A JPS593559 A JP S593559A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address register
- address
- check
- scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ta) 発明の技術分野
本発明はマイクロプログラム制御装置に係り、特に制御
命令を記憶するメモリよシ絖出きれたマイクロプログラ
ムの誤#)検出を行なうマイクロプログラム制御装置の
篩断万式に関する。
命令を記憶するメモリよシ絖出きれたマイクロプログラ
ムの誤#)検出を行なうマイクロプログラム制御装置の
篩断万式に関する。
(bl 従来技術と問題点
マイクロプロセッサ(MPUと略す)はスキャンチェッ
ク回路tもぢ制御命令即ちマイクロプログラムのd己憶
式れるメモリ(コントローIし・ストレインといわれ以
後C8と略す)と、該C8より読出された制御命令を格
納するレジスクi含み、重要な制御命令に誤りがあった
場合、ir’t#)’e検出するための機能を備えてい
る。前記スキャンチェック回路例んばC8部パリティエ
ラーチェック、(RO8スキャンと略す)は保守員の操
作する保守用パネル等、外部からの起動手段が必要であ
り、又該マイクロプログラム制御装置と上位装置とは切
離されるのが通例であった。
ク回路tもぢ制御命令即ちマイクロプログラムのd己憶
式れるメモリ(コントローIし・ストレインといわれ以
後C8と略す)と、該C8より読出された制御命令を格
納するレジスクi含み、重要な制御命令に誤りがあった
場合、ir’t#)’e検出するための機能を備えてい
る。前記スキャンチェック回路例んばC8部パリティエ
ラーチェック、(RO8スキャンと略す)は保守員の操
作する保守用パネル等、外部からの起動手段が必要であ
り、又該マイクロプログラム制御装置と上位装置とは切
離されるのが通例であった。
−万MPUt″構成するストップアドレスレジスタや比
較回路等は保守の際に使用される(例えば指足アドレス
迄進んだら、そこでプログラム進行會停止させ、その時
の各種レジスタの内容管チェックする等)目的以外に有
効に利用されていない等の欠点がある。
較回路等は保守の際に使用される(例えば指足アドレス
迄進んだら、そこでプログラム進行會停止させ、その時
の各種レジスタの内容管チェックする等)目的以外に有
効に利用されていない等の欠点がある。
fcl 発明の目的
本発明の目的は上記欠点會除くため既に備わっている機
能を有効に利用し、上位装置よりの命令又は自己診断の
ため、マイクロプログラムは予め■もOSスキャン開始
アドレス、停止アドレスを設定しRO8スキャンモード
を設定して外部からの操作によらず、マイクロプログラ
ム自身がRO8スキャン診断全実現するマイクロプログ
ラム制御装置の診断方式全提供することにある。
能を有効に利用し、上位装置よりの命令又は自己診断の
ため、マイクロプログラムは予め■もOSスキャン開始
アドレス、停止アドレスを設定しRO8スキャンモード
を設定して外部からの操作によらず、マイクロプログラ
ム自身がRO8スキャン診断全実現するマイクロプログ
ラム制御装置の診断方式全提供することにある。
ldl 発明の構成
不発明の構成は制御命令を記憶するメモリ、該メモリ全
アクセスするアドレス?出力するアドレスレジスタと、
該アドレスレジスタの出力を入力されて該出力にプラス
1したアドレスを発生し、それをアドレスレジスタへセ
ットする+1歩進回路と、前記メモリよシ読出された命
令により所定の演算?行なう演算回路と、マイクロプロ
グラムによって設定されるストップアドレスレジスタ、
該ストップアドレスレジスタの内容と前記アドレスレジ
スタの内容全比較し、その−948号を発生する比較回
路と、メモリのスキャンチェック回路と?備えたマイク
ロプログラム制御装置に於て、プログラム命令により前
記制御台’l記憶するメモリのスキャンチェyり?開始
し、該比較回路の一致信号により、該スキャンチェック
動作?終了するようにしたものである。
アクセスするアドレス?出力するアドレスレジスタと、
該アドレスレジスタの出力を入力されて該出力にプラス
1したアドレスを発生し、それをアドレスレジスタへセ
ットする+1歩進回路と、前記メモリよシ読出された命
令により所定の演算?行なう演算回路と、マイクロプロ
グラムによって設定されるストップアドレスレジスタ、
該ストップアドレスレジスタの内容と前記アドレスレジ
スタの内容全比較し、その−948号を発生する比較回
路と、メモリのスキャンチェック回路と?備えたマイク
ロプログラム制御装置に於て、プログラム命令により前
記制御台’l記憶するメモリのスキャンチェyり?開始
し、該比較回路の一致信号により、該スキャンチェック
動作?終了するようにしたものである。
tel 発明の実施例
図は本発明の一実施例を示T回路のブロック図である。
制御命令全記憶するメモIJcsIより読出されたマイ
クロプログラムはCSレジスタ(C8Rと略す)2に格
納される。CSアドレスレジスタ(C8ARと略す)5
けC8iアクセスするアドレスを格納するレジスタで、
C8AFL5の出力の指定するC8のアドレスのマイク
ロプログラムがC8R2に格納される。それと共に+1
歩進回路ε・はCaAR5のアドレス全マルチプレクサ
7t−経て+1進める。
クロプログラムはCSレジスタ(C8Rと略す)2に格
納される。CSアドレスレジスタ(C8ARと略す)5
けC8iアクセスするアドレスを格納するレジスタで、
C8AFL5の出力の指定するC8のアドレスのマイク
ロプログラムがC8R2に格納される。それと共に+1
歩進回路ε・はCaAR5のアドレス全マルチプレクサ
7t−経て+1進める。
従ってC8lより各ステップのマイクロプログラムが遂
次読出されてC8R2に入り、C8R2より命令デコー
ド、サイクlし制御部3に入って各マイクロプログラム
はデコードされてマルチプレクサ8.9に送られる。演
算部lOはBinよりMPUに入力するデータtマjレ
チプレクサ8.9を経てデータ全レジスタ11に格納し
、BouiよりMPyの出力として送出する0 fLosスキャンは先ず所望のROSスキャン最終アド
レスであるスレプアドレスを演算部10會制御してレジ
スタll’を経てストップアドレスレジスタ12に書込
む。次にレジスタll全経てROSスキャンモードを設
定するためフリップ70ツブ(FFと略す)16七セツ
トする。FF16にセットされた几08F(11号は命
令デコード、サイクIし制御部3とAND回路17及び
15に送出嘔れる。命令デコード、サイクIし制御部3
は)[)8スキヤンモードとなり、演算部10の通常の
機能?停止させBoutより外部に信号送出することを
抑止する。しかし命令デコード、サイクル制御部3はマ
ルチプレクサ7t″制御してC8A几5と+1歩進回k
136の機能は継続させるため、RO8スキャンモード
が解除される迄C8lの内容に拘わらすC8lのアドレ
スは+1し続ける。従ってCalに記憶されている全マ
イクロプログラムは順次読出されて08R2に格納され
、続いてC8’fL2よυ胱出石れてパリティチェック
回路(PCと略す)4に取込まれてパリティエラーチェ
ックを受ける。
次読出されてC8R2に入り、C8R2より命令デコー
ド、サイクlし制御部3に入って各マイクロプログラム
はデコードされてマルチプレクサ8.9に送られる。演
算部lOはBinよりMPUに入力するデータtマjレ
チプレクサ8.9を経てデータ全レジスタ11に格納し
、BouiよりMPyの出力として送出する0 fLosスキャンは先ず所望のROSスキャン最終アド
レスであるスレプアドレスを演算部10會制御してレジ
スタll’を経てストップアドレスレジスタ12に書込
む。次にレジスタll全経てROSスキャンモードを設
定するためフリップ70ツブ(FFと略す)16七セツ
トする。FF16にセットされた几08F(11号は命
令デコード、サイクIし制御部3とAND回路17及び
15に送出嘔れる。命令デコード、サイクIし制御部3
は)[)8スキヤンモードとなり、演算部10の通常の
機能?停止させBoutより外部に信号送出することを
抑止する。しかし命令デコード、サイクル制御部3はマ
ルチプレクサ7t″制御してC8A几5と+1歩進回k
136の機能は継続させるため、RO8スキャンモード
が解除される迄C8lの内容に拘わらすC8lのアドレ
スは+1し続ける。従ってCalに記憶されている全マ
イクロプログラムは順次読出されて08R2に格納され
、続いてC8’fL2よυ胱出石れてパリティチェック
回路(PCと略す)4に取込まれてパリティエラーチェ
ックを受ける。
若しパリティエラーを検出するとPC4はP)IRIL
信号を出力しFF16の出力信号FLO8Fによりに0
回路15の出力が11”となってFF14t−セットし
、該FP14の信号PHALTtj:エラー発生金命令
デコード、サイクル制御部3に通知する。これ、にょシ
MPUはホルト(HAi、T)される。
信号を出力しFF16の出力信号FLO8Fによりに0
回路15の出力が11”となってFF14t−セットし
、該FP14の信号PHALTtj:エラー発生金命令
デコード、サイクル制御部3に通知する。これ、にょシ
MPUはホルト(HAi、T)される。
パリティエラーが検出されずC3AR5の送出するC8
lのアドレスがストップアドレスレジスタ12に予め前
記の如く設定されているアドレスと比較器13に於て一
致したと判定場れると比収器ツトしているためAND回
路17の出力はII’F16出力侶号几O8Fをリセッ
トする。RO8F(ir号がリセットされると命令デコ
ード、サイクル制御部3は1108スキヤンモードを解
除し通常の命令デコードサイクル制御に復帰する。
lのアドレスがストップアドレスレジスタ12に予め前
記の如く設定されているアドレスと比較器13に於て一
致したと判定場れると比収器ツトしているためAND回
路17の出力はII’F16出力侶号几O8Fをリセッ
トする。RO8F(ir号がリセットされると命令デコ
ード、サイクル制御部3は1108スキヤンモードを解
除し通常の命令デコードサイクル制御に復帰する。
り
1’tOsスキヤンIレーjンに入った時の前記スト、
プアドレスの設定方法は例えばプログラムアドレス1番
地の時ストップアドレスi+lkストップアドレスレジ
スター2にセットし、プログラムアドレス!+2でRO
SスキャンモードFF’16f:セットしたとするとC
8lの1+2番地のマイクロプログラムよりパリティチ
ェックが行なわれ、C3AR5のアトL/スがオーパフ
o −(Over fA+w)すると“0”番地に戻り
、やがて1+1番地となるとIL OSスキャンモード
は解除δれ、i+2番地より通常のモードに復帰する。
プアドレスの設定方法は例えばプログラムアドレス1番
地の時ストップアドレスi+lkストップアドレスレジ
スター2にセットし、プログラムアドレス!+2でRO
SスキャンモードFF’16f:セットしたとするとC
8lの1+2番地のマイクロプログラムよりパリティチ
ェックが行なわれ、C3AR5のアトL/スがオーパフ
o −(Over fA+w)すると“0”番地に戻り
、やがて1+1番地となるとIL OSスキャンモード
は解除δれ、i+2番地より通常のモードに復帰する。
山 発明の詳細
な説明した如く本発明はMPUに既に備わっている機能
全有効に利用し、且つ上位装置よりの命やか又は自己診
断のため、C8iに記憶する制御合金群に予め几OSス
キャンモード設定機能?格納しておくことにょへ外部よ
りの操作によらず重要な1tilJ倒j酷今の誤り會チ
ェック出来るため、その効果は大なるものがある。
全有効に利用し、且つ上位装置よりの命やか又は自己診
断のため、C8iに記憶する制御合金群に予め几OSス
キャンモード設定機能?格納しておくことにょへ外部よ
りの操作によらず重要な1tilJ倒j酷今の誤り會チ
ェック出来るため、その効果は大なるものがある。
図は本発明の一実施例を示す回路のブロック図である。
1はコントロール・ストレイン、2はcsレジスタ、3
は命令デコード、サイクル制御部、4はパリティチェッ
ク回路、5はcsアドレスレジスタ、6は+1歩進回路
、loは演算部、12はストップアドレスレジスタ、1
3は比較器である。
は命令デコード、サイクル制御部、4はパリティチェッ
ク回路、5はcsアドレスレジスタ、6は+1歩進回路
、loは演算部、12はストップアドレスレジスタ、1
3は比較器である。
Claims (1)
- frtII御命令を記憶するメモリ、該メモリ全アクセ
スするアドレス全出力するアドレスレジスタと、該アド
レスレジスタの出力を入力されて該出力にプラス1した
アドレスを発生し、それ?該アドレスレジスタヘセット
する+1歩進回路と、前記メモリよシ読出された合金に
より所定の演算全行なう演算回路と、マイクロプログラ
ムによって設定されるストップアドレスレジスタ、該ス
トップアドレスレジスタの内容と前記アドレスレジスタ
の内容を比較し、その一致偏号?発生する比較回路と、
メモリのスキャンチェック回路と全備えたマイクロプロ
グラム制御装置に於て、プログラム命合により前記制御
命令を記憶するメモリのスキャンチェックを開始し、該
比較回路の一致信号により、該スキャンチェック動作音
終了するようにしたことr特徴とするマイクロプログラ
ム制御装置の診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57112845A JPS593559A (ja) | 1982-06-30 | 1982-06-30 | マイクロプログラム制御装置の診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57112845A JPS593559A (ja) | 1982-06-30 | 1982-06-30 | マイクロプログラム制御装置の診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS593559A true JPS593559A (ja) | 1984-01-10 |
Family
ID=14596966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57112845A Pending JPS593559A (ja) | 1982-06-30 | 1982-06-30 | マイクロプログラム制御装置の診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS593559A (ja) |
-
1982
- 1982-06-30 JP JP57112845A patent/JPS593559A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6119246A (en) | Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system | |
JPH02202638A (ja) | 多重プロセッサを備えたフォールトトレラントなコンピュータシステム | |
GB2266605A (en) | Microprocessor having a run/stop pin for accessing an idle mode | |
JPS5958547A (ja) | マイクロプログラム制御装置のエラ−処理方式 | |
JPS593559A (ja) | マイクロプログラム制御装置の診断方式 | |
JPS59183443A (ja) | デバツグ装置 | |
JPS6269309A (ja) | 周辺装置初期化制御方式 | |
JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
JPS6129948A (ja) | 複合処理装置のインタ−フエ−ス・テスト方式 | |
JPS6256544B2 (ja) | ||
JPS6228841A (ja) | 入出力処理装置 | |
JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
JPS58114146A (ja) | プロセツサ暴走検出方式 | |
JPH01189739A (ja) | 情報収集装置 | |
JPH03211619A (ja) | データ処理装置 | |
JPH02234255A (ja) | 入出力制御方式 | |
JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 | |
JPS581251A (ja) | 遠隔制御される装置 | |
JPS6248865B2 (ja) | ||
JPS61139836A (ja) | パイプライン計算機の命令制御方式 | |
JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
JPS6273356A (ja) | デ−タ処理装置 | |
JPH02263243A (ja) | コンピュータの暴走処理装置 | |
JPS6083149A (ja) | コンピユ−タ | |
JPS6322339B2 (ja) |