JPH0773278B2 - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH0773278B2 JPH0773278B2 JP1002301A JP230189A JPH0773278B2 JP H0773278 B2 JPH0773278 B2 JP H0773278B2 JP 1002301 A JP1002301 A JP 1002301A JP 230189 A JP230189 A JP 230189A JP H0773278 B2 JPH0773278 B2 JP H0773278B2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- initialization
- small
- small loop
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムの構成に関し、特
に、複合ループによって結合されたマルチプロセッサシ
ステムのシステム制御機構の構成に関するものである。
に、複合ループによって結合されたマルチプロセッサシ
ステムのシステム制御機構の構成に関するものである。
従来、この種のマルチプロセッサシステムの構成におい
ては、初期設定は複合ループ全体に１つ設けられたシス
テム初期設定制御装置によって行なわれる第１の方法に
よるか、または、このような初期設定制御装置を持た
ず、直接複合ループ自体を介して初期設定指示を伝達す
る第２の方法によることが一般的であった。
ては、初期設定は複合ループ全体に１つ設けられたシス
テム初期設定制御装置によって行なわれる第１の方法に
よるか、または、このような初期設定制御装置を持た
ず、直接複合ループ自体を介して初期設定指示を伝達す
る第２の方法によることが一般的であった。
このような従来技術によるシステム初期設定機構の構成
の方法には様々な問題点が存在した。まず、第１の方法
すなわちシステムに１つの初期設定制御装置を持つやり
方では、 初期設定制御装置の規模が、予めシステムの最大容量
を考慮したものとならざるを得ず、イニシャル・コスト
が増加する欠点があった。
の方法には様々な問題点が存在した。まず、第１の方法
すなわちシステムに１つの初期設定制御装置を持つやり
方では、 初期設定制御装置の規模が、予めシステムの最大容量
を考慮したものとならざるを得ず、イニシャル・コスト
が増加する欠点があった。
システム初期設定制御装置が大ループに１つしか存在
しないため、デバッグの時などにも常にシステムを分割
できない欠点があった。
しないため、デバッグの時などにも常にシステムを分割
できない欠点があった。
また、第２の方法すなわち複合ループ自体をシステム初
期設定に用いるやり方は、 複合ループが正常に動作していないとき、システムの
初期設定が出来ない欠点があった。すなわち、複合ルー
プは各小ループに独立性があり、これらの小ループが単
独で動作できることがその特徴の１つである。この特徴
を活かすためには、初期設定も、これらの小ループの１
つでも動いていれば、そこだけを初期設定して動作可能
にすることが必要である。ところが、第２の方法では、
システムの初期設定が有効であるための前提は大ループ
が動作していることであり、せっかくの複合ループの特
徴を活かせない欠点があった。
期設定に用いるやり方は、 複合ループが正常に動作していないとき、システムの
初期設定が出来ない欠点があった。すなわち、複合ルー
プは各小ループに独立性があり、これらの小ループが単
独で動作できることがその特徴の１つである。この特徴
を活かすためには、初期設定も、これらの小ループの１
つでも動いていれば、そこだけを初期設定して動作可能
にすることが必要である。ところが、第２の方法では、
システムの初期設定が有効であるための前提は大ループ
が動作していることであり、せっかくの複合ループの特
徴を活かせない欠点があった。
複合ループはシステムのデバッグ時などには小ループ
単位で切り離し、複数システムとしてデバッグを行なう
ことが出来る利点があるが、従来方式ではこの利点を活
かすことが出来ない欠点があった。
単位で切り離し、複数システムとしてデバッグを行なう
ことが出来る利点があるが、従来方式ではこの利点を活
かすことが出来ない欠点があった。
このような欠点を除去するために本発明は、小ループ単
位のシステムの初期設定制御機能を持つ小ループ保守運
用プロセッサと、小ループ内の各プロセッサとスター形
式で接続されたシステム初期設定制御装置と、複合ルー
プ全体の初期設定を統括的に制御するマルチプロセッサ
システム統括初期設定制御装置とを備え、各々の小ルー
プのシステム初期設定制御装置はマルチプロセッサシス
テム統括初期設定制御装置との信号リンクインタフェー
スを持ち、各々の小ループのシステム初期設定制御装置
とマルチプロセッサシステム統括初期設定制御装置とは
スター形式で接続され、マルチプロセッサシステム統括
初期設定制御装置は大ループ上に直接収容された複数の
プロセッサとも同じくスター形式で接続され、マルチプ
ロセッサシステム統括初期設定制御装置は、大ループに
直接接続されたシステム全体の運用上の制御（初期立ち
上げ制御を含む）を行なう保守運用プロセッサと、シス
テム全体の統括コンソールと、システムを遠隔地から制
御するための遠隔保守制御装置との間にそれぞれリンク
インタフェースを有するようにしたものである。
位のシステムの初期設定制御機能を持つ小ループ保守運
用プロセッサと、小ループ内の各プロセッサとスター形
式で接続されたシステム初期設定制御装置と、複合ルー
プ全体の初期設定を統括的に制御するマルチプロセッサ
システム統括初期設定制御装置とを備え、各々の小ルー
プのシステム初期設定制御装置はマルチプロセッサシス
テム統括初期設定制御装置との信号リンクインタフェー
スを持ち、各々の小ループのシステム初期設定制御装置
とマルチプロセッサシステム統括初期設定制御装置とは
スター形式で接続され、マルチプロセッサシステム統括
初期設定制御装置は大ループ上に直接収容された複数の
プロセッサとも同じくスター形式で接続され、マルチプ
ロセッサシステム統括初期設定制御装置は、大ループに
直接接続されたシステム全体の運用上の制御（初期立ち
上げ制御を含む）を行なう保守運用プロセッサと、シス
テム全体の統括コンソールと、システムを遠隔地から制
御するための遠隔保守制御装置との間にそれぞれリンク
インタフェースを有するようにしたものである。
本発明によるマルチプロセッサシステムにおいては、シ
ステムの初期投資が節約され、小ループ単位での試験デ
バッグが可能となり、小ループのみでのシステム構成が
可能となる。
ステムの初期投資が節約され、小ループ単位での試験デ
バッグが可能となり、小ループのみでのシステム構成が
可能となる。
本発明によるマルチプロセッサシステムの一実施例を第
１図に示す。第１図は複合ループを使用したマルチプロ
セッサシステムの構成図である。第１図において、１は
複合ループの主ループを構成する大ループであり、複合
ループシステムにおいてｎ個の小ループ161,261,n61間
を接続する小ループ間の通信手段である。
１図に示す。第１図は複合ループを使用したマルチプロ
セッサシステムの構成図である。第１図において、１は
複合ループの主ループを構成する大ループであり、複合
ループシステムにおいてｎ個の小ループ161,261,n61間
を接続する小ループ間の通信手段である。
第１図のシステムには、システム全体の初期設定、再開
処理の制御を行なうマルチプロセッサシステム統括初期
設定制御装置21が１つ設置されており、このマルチプロ
セッサシステム統括初期設定制御装置21はそれぞれ小ル
ープ初期設定制御装置121,221,n21と制御リンク151,25
1,n51によって接続されている。
処理の制御を行なうマルチプロセッサシステム統括初期
設定制御装置21が１つ設置されており、このマルチプロ
セッサシステム統括初期設定制御装置21はそれぞれ小ル
ープ初期設定制御装置121,221,n21と制御リンク151,25
1,n51によって接続されている。
小ループ初期設定制御装置121,221,n21はそれぞれの小
ループ161,261,n61の初期設定、再開処理の制御を行な
う装置である。
ループ161,261,n61の初期設定、再開処理の制御を行な
う装置である。
次に、それぞれの小ループ161,261,n61の構造について
小ループ161を例にとって説明する。小ループ161にはプ
ロセッサ110,111,112,113,114,115,116,117が収容され
ている。この中で、小ループ保守運用プロセッサ110は
小ループの運用上の各種制御、具体的にはシステム初期
設定の際の小ループ初期設定制御装置121の制御を行な
うために、小ループ初期設定制御装置121と制御リンク1
41によって接続されている点が他のプロセッサと異なる
点である。また、プロセッサ117は小ループと大ループ
とのデータの入出力制御を行なう。小ループ専用コンソ
ール131は小ループ単位でのシステムの制御のためのマ
ンマシンインタフェースを提供するための装置である。
ただし、システムの運用時においては小ループ専用コン
ソールは必ずしも必要不可欠なものではなく、むしろシ
ステムのデバッグ時に小ループ単位に分割してシステム
を使用することが主な目的である。なお、第１図に示す
31はマルチプロセッサシステム統括コンソールである。
小ループ161を例にとって説明する。小ループ161にはプ
ロセッサ110,111,112,113,114,115,116,117が収容され
ている。この中で、小ループ保守運用プロセッサ110は
小ループの運用上の各種制御、具体的にはシステム初期
設定の際の小ループ初期設定制御装置121の制御を行な
うために、小ループ初期設定制御装置121と制御リンク1
41によって接続されている点が他のプロセッサと異なる
点である。また、プロセッサ117は小ループと大ループ
とのデータの入出力制御を行なう。小ループ専用コンソ
ール131は小ループ単位でのシステムの制御のためのマ
ンマシンインタフェースを提供するための装置である。
ただし、システムの運用時においては小ループ専用コン
ソールは必ずしも必要不可欠なものではなく、むしろシ
ステムのデバッグ時に小ループ単位に分割してシステム
を使用することが主な目的である。なお、第１図に示す
31はマルチプロセッサシステム統括コンソールである。
小ループ単位101は以上説明した構成要素からなるマル
チプロセッサシステムの単位としての下位マルチプロセ
ッサシステムで、大ループ１にはこのような小ループ単
位が複数収容されて全体のシステムを構成している。こ
こでは、このような小ループ単位として101,201,n01の
ｎ個の小ループ単位が大ループ１に接続されている例を
示している。210,n10はこのような小ループ単位のシス
テム初期設定の制御を行なう小ループ保守運用プロセッ
サであり、221,n21はこれらの小ループの初期設定制御
装置を示す。小ループ初期設定制御装置121,n21はそれ
ぞれ制御リンク251,n51によってマルチプロセッサシス
テム統括初期設定制御装置21に接続されている。
チプロセッサシステムの単位としての下位マルチプロセ
ッサシステムで、大ループ１にはこのような小ループ単
位が複数収容されて全体のシステムを構成している。こ
こでは、このような小ループ単位として101,201,n01の
ｎ個の小ループ単位が大ループ１に接続されている例を
示している。210,n10はこのような小ループ単位のシス
テム初期設定の制御を行なう小ループ保守運用プロセッ
サであり、221,n21はこれらの小ループの初期設定制御
装置を示す。小ループ初期設定制御装置121,n21はそれ
ぞれ制御リンク251,n51によってマルチプロセッサシス
テム統括初期設定制御装置21に接続されている。
大ループ１には以上説明した小ループ単位のほかに、プ
ロセッサ11,12が直接に収容されている。これら直接収
容されているプロセッサはマルチプロセッサシステム統
括初期設定制御装置21により初期設定の制御をされる。
ロセッサ11,12が直接に収容されている。これら直接収
容されているプロセッサはマルチプロセッサシステム統
括初期設定制御装置21により初期設定の制御をされる。
マルチプロセッサシステム統括初期設定制御装置21には
この他に、図示せざる遠隔保守センタからシステムの運
用上の制御、特に緊急時の初期設定の制御に関する指示
を受けるための制御リンク51が接続されている。
この他に、図示せざる遠隔保守センタからシステムの運
用上の制御、特に緊急時の初期設定の制御に関する指示
を受けるための制御リンク51が接続されている。
以上説明した各装置は、信頼性を確保するためにコンソ
ール以外はすべて二重化されている。以上説明した小ル
ープ単位の内部の構成について第２図を用いて更に詳し
く説明する。第２図は、第１図中の小ループ単位の内部
の構成について詳しく説明したブロック系統図である。
第２図において第１図と同一部分又は相当部分には同一
符号が付してある。
ール以外はすべて二重化されている。以上説明した小ル
ープ単位の内部の構成について第２図を用いて更に詳し
く説明する。第２図は、第１図中の小ループ単位の内部
の構成について詳しく説明したブロック系統図である。
第２図において第１図と同一部分又は相当部分には同一
符号が付してある。
小ループ初期設定制御装置121は二重化されており、０
系の初期設定制御装置1210および１系の初期設定制御装
置1211によって構成される。各系はそれぞれの装置を制
御する中央制御装置180、コンソール131やマルチプロセ
ッサシステム統括初期設定制御装置21との間の制御リン
クを収容するインタフェース回路181、小ループ内の各
プロセッサとのインタフェース回路182、バス183、二重
化された小ループ初期設定制御装置121と一重化装置で
あるコンソール131とのインタフェースを行なうインタ
フェース選択回路184を搭載している。
系の初期設定制御装置1210および１系の初期設定制御装
置1211によって構成される。各系はそれぞれの装置を制
御する中央制御装置180、コンソール131やマルチプロセ
ッサシステム統括初期設定制御装置21との間の制御リン
クを収容するインタフェース回路181、小ループ内の各
プロセッサとのインタフェース回路182、バス183、二重
化された小ループ初期設定制御装置121と一重化装置で
あるコンソール131とのインタフェースを行なうインタ
フェース選択回路184を搭載している。
次に、プロセッサは、CPU190、初期設定制御装置インタ
フェース191、ループインタフェース回路192をそれぞれ
搭載している。また、小ループ保守運用プロセッサ110
は初期設定制御装置121とのインタフェース回路193を上
記の回路に加えて搭載しており、更に、ループ間インタ
フェースプロセッサ117はループインタフェース回路192
を２式搭載している点が他の一般のプロセッサとは異な
る。
フェース191、ループインタフェース回路192をそれぞれ
搭載している。また、小ループ保守運用プロセッサ110
は初期設定制御装置121とのインタフェース回路193を上
記の回路に加えて搭載しており、更に、ループ間インタ
フェースプロセッサ117はループインタフェース回路192
を２式搭載している点が他の一般のプロセッサとは異な
る。
リンク141,142,143はシリアルなインタフェースであ
り、142は初期設定制御装置121とマルチプロセッサシス
テム統括初期設定制御装置21とのインタフェースリン
ク、143は初期設定制御装置121と小ループ専用コンソー
ル131とを接続する制御リンクである。インタフェース
リンク141によって保守専用プロセッサ110は、初期設定
制御装置121内に保持されている各プロセッサの状態を
読み出すことにより、小ループ内の各プロセッサの状態
を監視し、特定のプロセッサがハードウェアまたはソフ
トウェアの障害に陥った場合には当該プロセッサの初期
設定を行なう。なお、170〜173は初期設定制御装置121
とプロセッサ110〜117間のインタフェースリンクであ
る。
り、142は初期設定制御装置121とマルチプロセッサシス
テム統括初期設定制御装置21とのインタフェースリン
ク、143は初期設定制御装置121と小ループ専用コンソー
ル131とを接続する制御リンクである。インタフェース
リンク141によって保守専用プロセッサ110は、初期設定
制御装置121内に保持されている各プロセッサの状態を
読み出すことにより、小ループ内の各プロセッサの状態
を監視し、特定のプロセッサがハードウェアまたはソフ
トウェアの障害に陥った場合には当該プロセッサの初期
設定を行なう。なお、170〜173は初期設定制御装置121
とプロセッサ110〜117間のインタフェースリンクであ
る。
次に、本実施例の動作について説明する。正常にシステ
ムが動作しているときには、システムは統括保守運用プ
ロセッサ10により二重化された各装置の系構成の管理が
行なわれている。保守運用プロセッサ110は、ループ間
接続プロセッサ117により該当プロセッサの制御が出来
る程度の障害の場合にはループ経由で該プロセッサに初
期設定指示を行ない、上記指示が不可能な場合にはイン
タフェースリンク141を使用して初期設定制御装置121に
プロセッサ番号を指定し、当該プロセッサの初期設定指
示メッセージを発行する。大ループ１に複数収容されて
いる小ループに障害が発生したときには、統括保守運用
プロセッサ10はこの事態を発見すると、制御リンク151
（小ループシステム101で障害が発見された場合）を介
して小ループ初期設定制御装置121へ小ループのシステ
ム再開の指示を送る。小ループ初期設定制御装置121は
各プロセッサに初期設定の開始を指示し、各プロセッサ
が正常に初期設定を行なうことを監視する。
ムが動作しているときには、システムは統括保守運用プ
ロセッサ10により二重化された各装置の系構成の管理が
行なわれている。保守運用プロセッサ110は、ループ間
接続プロセッサ117により該当プロセッサの制御が出来
る程度の障害の場合にはループ経由で該プロセッサに初
期設定指示を行ない、上記指示が不可能な場合にはイン
タフェースリンク141を使用して初期設定制御装置121に
プロセッサ番号を指定し、当該プロセッサの初期設定指
示メッセージを発行する。大ループ１に複数収容されて
いる小ループに障害が発生したときには、統括保守運用
プロセッサ10はこの事態を発見すると、制御リンク151
（小ループシステム101で障害が発見された場合）を介
して小ループ初期設定制御装置121へ小ループのシステ
ム再開の指示を送る。小ループ初期設定制御装置121は
各プロセッサに初期設定の開始を指示し、各プロセッサ
が正常に初期設定を行なうことを監視する。
システム再開時には、大ループ１が正常に動作している
場合にはマルチプロセッサシステム統括初期設定制御装
置21からの指示により、保守運用プロセッサ110からの
小ループ内の各プロセッサにプログラムのロードを実行
する。その後、マルチプロセッサシステム統括初期設定
制御装置21から該小ループの小ループシステム初期設定
制御装置121に小ループ単位のシステム再開指示が発行
され、初期設定信号は上記の小ループ初期設定制御装置
121を介して各プロセッサに伝達される。
場合にはマルチプロセッサシステム統括初期設定制御装
置21からの指示により、保守運用プロセッサ110からの
小ループ内の各プロセッサにプログラムのロードを実行
する。その後、マルチプロセッサシステム統括初期設定
制御装置21から該小ループの小ループシステム初期設定
制御装置121に小ループ単位のシステム再開指示が発行
され、初期設定信号は上記の小ループ初期設定制御装置
121を介して各プロセッサに伝達される。
以上説明したように本発明は、小ループ単位で初期設定
制御方式を設置することにより、大ループ上に収容され
る小ループの数に応じた初期設定制御装置の配備が可能
となり、システムの初期投資が節約でき、いわゆるスモ
ールスタートが可能となる効果がある。
制御方式を設置することにより、大ループ上に収容され
る小ループの数に応じた初期設定制御装置の配備が可能
となり、システムの初期投資が節約でき、いわゆるスモ
ールスタートが可能となる効果がある。
また、システムの試験、デバッグなどの時に、小ループ
単位での試験デバッグが可能となり、デバッグ時には小
ループシステムが複数あるのと同じ効果が期待でき、マ
シンタイムが効率的に使用できる効果がある。また、試
験の時には、小ループ単位での試験を終了した後、大ル
ープ固有の部分のみを試験すればよいので、試験時間の
節約ができる効果がある。
単位での試験デバッグが可能となり、デバッグ時には小
ループシステムが複数あるのと同じ効果が期待でき、マ
シンタイムが効率的に使用できる効果がある。また、試
験の時には、小ループ単位での試験を終了した後、大ル
ープ固有の部分のみを試験すればよいので、試験時間の
節約ができる効果がある。
さらに、小規模なシステムで、大ループが必要でないと
き、小ループシステムの小ループ初期設定制御装置にマ
ルチプロセッサシステム統括初期設定制御装置と同じ機
能を持たせ、小ループ保守運用プロセッサに統括保守運
用プロセッサと同じ機能を持たせれば、小ループのみで
のシステム構成が可能となる。これにより、小規模なシ
ステムから大規模なシステムまで同一のアーキテクチャ
で構築することが可能となる。
き、小ループシステムの小ループ初期設定制御装置にマ
ルチプロセッサシステム統括初期設定制御装置と同じ機
能を持たせ、小ループ保守運用プロセッサに統括保守運
用プロセッサと同じ機能を持たせれば、小ループのみで
のシステム構成が可能となる。これにより、小規模なシ
ステムから大規模なシステムまで同一のアーキテクチャ
で構築することが可能となる。
【図面の簡単な説明】 第１図は本発明によるマルチプロセッサシステムの一実
施例を示す構成図、第２図は第１図のシステムを構成す
る小ループシステムを示すブロック系統図である。 １……大ループ、10……マルチプロセッサシステム統括
保守運用プロセッサ、11,12,110〜117……プロセッサ、
21……マルチプロセッサシステム統括初期設定制御装
置、31……マルチプロセッサシステム統括コンソール、
51……遠隔保守装置とのインタフェースリンク、101,20
1,n01……小ループシステム、110,210,n10……保守運用
プロセッサ、121,221,n21……初期設定制御装置、131…
…小ループ専用コンソール、141,151,251,n51……イン
タフェースリンク、161,261,n61……小ループ。
施例を示す構成図、第２図は第１図のシステムを構成す
る小ループシステムを示すブロック系統図である。 １……大ループ、10……マルチプロセッサシステム統括
保守運用プロセッサ、11,12,110〜117……プロセッサ、
21……マルチプロセッサシステム統括初期設定制御装
置、31……マルチプロセッサシステム統括コンソール、
51……遠隔保守装置とのインタフェースリンク、101,20
1,n01……小ループシステム、110,210,n10……保守運用
プロセッサ、121,221,n21……初期設定制御装置、131…
…小ループ専用コンソール、141,151,251,n51……イン
タフェースリンク、161,261,n61……小ループ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/16 ４００ Ｒ
Claims (1)
- 【請求項１】小ループをプロセッサ間の通信手段とな
し、小ループで結合された下位マルチプロセッサシステ
ムの複数を更に１つの大ループで結合し、かつ大ループ
自体にも複数のプロセッサを直接収容する複合ループ形
式のプロセッサ間通信の手段を有するマルチプロセッサ
システムにおいて、 小ループ単位のシステムの初期設定制御機能を持つ小ル
ープ保守運用プロセッサと、小ループ内の各プロセッサ
とスター形式で接続されたシステム初期設定制御装置
と、複合ループ全体の初期設定を統括的に制御するマル
チプロセッサシステム統括初期設定制御装置とを備え、 各々の小ループのシステム初期設定制御装置はマルチプ
ロセッサシステム統括初期設定制御装置との信号リンク
インタフェースを持ち、各々の小ループのシステム初期
設定制御装置とマルチプロセッサシステム統括初期設定
制御装置とはスター形式で接続され、マルチプロセッサ
システム統括初期設定制御装置は大ループ上に直接収容
された複数のプロセッサとも同じくスター形式で接続さ
れ、 マルチプロセッサシステム統括初期設定制御装置は、大
ループに直接接続されたシステム全体の運用上の制御
（初期立ち上げ制御を含む）を行なう保守運用プロセッ
サと、システム全体の統括コンソールと、システムを遠
隔地から制御するための遠隔保守制御装置との間にそれ
ぞれリンクインタフェースを有する ことを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002301A JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002301A JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02182054A JPH02182054A (ja) | 1990-07-16 |
| JPH0773278B2 true JPH0773278B2 (ja) | 1995-08-02 |
Family
ID=11525542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002301A Expired - Lifetime JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773278B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8970533B2 (en) | 2008-12-08 | 2015-03-03 | Apple Inc. | Selective input signal rejection and modification |
| US9367151B2 (en) | 2005-12-30 | 2016-06-14 | Apple Inc. | Touch pad with symbols based on mode |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928585B2 (en) | 2001-05-24 | 2005-08-09 | International Business Machines Corporation | Method for mutual computer process monitoring and restart |
-
1989
- 1989-01-09 JP JP1002301A patent/JPH0773278B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9367151B2 (en) | 2005-12-30 | 2016-06-14 | Apple Inc. | Touch pad with symbols based on mode |
| US8970533B2 (en) | 2008-12-08 | 2015-03-03 | Apple Inc. | Selective input signal rejection and modification |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02182054A (ja) | 1990-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6502209B1 (en) | Chip with debug capability | |
| JPH0423292B2 (ja) | ||
| JPH058461B2 (ja) | ||
| US7039736B2 (en) | Systems and methods for accessing bus-mastered system resources | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JPH0773278B2 (ja) | マルチプロセッサシステム | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPH0981469A (ja) | 二重化バスシステム | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
| JPS6113627B2 (ja) | ||
| JP2985188B2 (ja) | 二重化計算機システム | |
| SU1117625A1 (ru) | Устройство дл сопр жени однородной вычислительной системы | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS62211742A (ja) | ソフトウエアテスト方式 | |
| CN117667465A (zh) | 代码共享方法、装置、交换机、多主机系统、设备和介质 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JP2000057007A (ja) | デバイス初期化・初期診断システム | |
| JPS63216162A (ja) | デバツグ方式 | |
| JPH0332143A (ja) | マルチ分散制御交換システムのプロセッサ増設方法 | |
| JPH09146794A (ja) | プログラムシミュレータ | |
| JPH04125740A (ja) | マイクロコンピュータ及びエミュレータ | |
| JPH05250204A (ja) | Ｌｓｉ化されたａｓｉｃマイコン | |
| JPS6270958A (ja) | 入出力処理装置の試験方式 | |
| JPS63249231A (ja) | プロセツサ間通信を利用したデバツグ方式 |