JPH11249929A - プログラム制御されるユニット - Google Patents

Abstract

(57)【要約】 【課題】 簡単なやり方でプログラム制御されるユニッ
ト及び/又はこのユニットによって実施されるプログラ
ムの監視を可能にする手段を見い出すことである。 【解決手段】 上記課題は、プログラム制御されるユニ
ットは、内部メモリ装置にデータを書き込むのに加え
て、この内部メモリ装置の選択された領域に書き込まれ
るデータをこのプログラム制御されるユニットから出力
するように構成されることによって解決される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は内部メモリ装置を有
するプログラム制御されるユニットに関する。

【０００２】

【従来の技術】プログラム制御されるユニットは例えば
マイクロプロセッサ、マイクロコントローラ、シグナル
プロセッサなどである。

【０００３】とりわけプログラム制御されるユニットを
内蔵するシステムの開発やまたその他の機会において
も、時々プログラム制御される当該ユニットによって実
施されるプログラムのきちんとした実施をチェックする
こと及び/又はプログラム実施の際のエラーの原因を突
き止めることが望ましい。

【０００４】このために通常はデバッガ又はエミュレー
タが使用される。

【０００５】デバッガは簡単な補助手段であり、なるほ
ど購入するにも安価であるが、そのかわり常にどこでで
も使用可能なものではない。限定された使用性能の原因
は、とりわけ監視すべきプログラムのシーケンスがバッ
ガの動作中に繰り返し中断されてしまうことにある。こ
のことは例えば、デバッガがリアルタイムシステムにお
けるアプリケーションの監視には適当でないか又はせい
ぜい限定つきでのみ適当であるという結果をもたらす。

【０００６】これとは対照的にエミュレータは監視すべ
きプログラムのシーケンスをプログラム制御されるユニ
ットの一時的な停止なしに実施することができる。これ
によって、リアルタイムシステムのアプリケーションも
検査可能である。他方でエミュレータは非常に複雑で高
価な機器であり、常にどこででも自由に使用可能なもの
ではない。さらにエミュレータはプログラム制御される
ユニットを内蔵するシステムへの介入動作を要求する。
これによりこのシステムはテスト中は現実的な使用条件
下で動作することはできない。

【０００７】

【発明が解決しようとする課題】本発明の課題は、簡単
なやり方でプログラム制御されるユニット及び/又はこ
のユニットによって実施されるプログラムの監視を可能
にする手段を見い出すことである。

【０００８】

【課題を解決するための手段】上記課題は、プログラム
制御されるユニットが、内部メモリ装置にデータを書き
込むのに加えて、この内部メモリ装置の選択された領域
に書き込まれるこれらデータをこのプログラム制御され
るユニットから出力するように構成されることによって
解決される。

【０００９】

【発明の実施の形態】本発明によって、プログラム制御
されるユニットは、この内部メモリ装置にデータを書き
込むのに加えて、内部メモリ装置の選択された領域に書
き込まれるデータをプログラム制御されるユニットから
出力するように構成されている。

【００１０】プログラム制御されるユニットの内部に格
納されるデータを少なくとも部分的に出力することによ
って極めて簡単なやり方で次のことが可能になる。すな
わち、これらのデータ及びこのプログラム制御されるユ
ニットの機能を及び/又はこのユニットによって実施さ
れるプログラムのシーケンスを高価な付加装置なしで現
実的な条件下で監視することが可能になる。

【００１１】本発明の有利な改善実施形態は従属請求
項、以下の記述及び図面から見て取れる。

【００１２】

【実施例】本発明を次に図面を参照しつつ実施例に基づ
いて詳しく説明する。

【００１３】以下に詳しく考察するプログラム制御され
るユニットはマイクロコントローラである。しかし、本
発明はマイクロコントローラに限定されるものではな
い。本発明は任意の他のプログラム制御されるユニッ
ト、例えばマイクロプロセッサ、シグナルプロセッサ等
々に適用可能である。

【００１４】プログラム制御されるユニットはこの実施
例ではリアルタイムオペレーティングシステム（ＲＴＯ
Ｓ）を表すプログラムを実施する。このプログラムによ
って所定のイベントに応答して割り当てられたアプリケ
ーションプログラム（タスク）が即座に又は後で実施さ
れる。この場合、プログラム制御されるユニットは、実
施すべきプログラムの中断又はその他の影響をうけるこ
となしにデータを出力し、この結果場合によって発生す
るタスク交換がリアルタイムで追跡できるように構成さ
れている。

【００１５】しかし、代替的に又は付加的に、任意の他
の状態、イベント、パラメータ、（中間）結果及び/又
はプログラム制御されるユニットの効果及び/又はこの
ユニットによって実施されるプログラムの効果を表すデ
ータも出力でき、リアルタイムオペレーションシステム
が使用されていない時に上記のデータは有効に利用され
うる。

【００１６】マイクロコントローラは図では参照符号１
で示されている。このマイクロコントローラの内部構造
についてはただレジスタ１１、制御ユニット１２及びイ
ンターフェース１３しか示されていない。

【００１７】マイクロコントローラ１は、この実施例で
は、レジスタ１１に書き込まれるデータを付加的に制御
ユニット１２による制御の下にインターフェース１３を
介してこのマイクロコントローラから出力するように構
成されている。後でより詳しく説明するように、インタ
ーフェース１３を介して出力されるデータは例えば（エ
ラー）識別子及び/又はデータの由来及び/又はデータの
意味内容を表す情報のようなさらに他の情報を含んでい
てもよい。

【００１８】ここで指摘しておくが、レジスタに格納さ
れたデータだけでなく、代わりに又は付加的にこのマイ
クロコントローラの他の内部メモリ装置（内部ＲＡＭ、
内部フラッシュＥＰＲＯＭ等々）に格納されたデータも
これらのデータの上書きに応答して出力される。つま
り、図において参照符号１１で示されているブロックは
必ずしもレジスタである必要はなく、プログラム制御さ
れるユニットの他の任意の内部メモリ装置か又はこの内
部メモリ装置の選択された領域であってもよい。

【００１９】レジスタ１１はこの実施例ではちょうど今
実施されるタスクを指定するデータが書き込まれるタス
ク-ＩＤ-レジスタである。この瞬時に実施されるタスク
を指定するデータは例えばちょうど今アクティブなタス
クの開始アドレスから成り、「マジックナンバー」と呼
ばれる。このようなマジックナンバーはほとんど全ての
リアルタイムオペレーティングシステムによって管理さ
れる。しかし、レジスタ１１には任意の他の状態、イベ
ント、パラメータ、（中間）結果及び/又はプログラム
制御されるユニットの効果及び/又はこのユニットによ
って実施されるプログラムの効果を表すデータも格納で
きる。

【００２０】インターフェース１３はシリアルインター
フェースか又はパラレルインターフェースである。シリ
アルインターフェースを介して出力されるデータは１ビ
ットごとに出力され、パラレルインターフェースを介し
て出力されるデータはパラレルに外部バスへと送出され
る。ピンは有利には専らレジスタ１１の内容（そして場
合によっては前述の付加情報）を出力するためにリザー
ブされている。このピンを介してデータが出力される。

【００２１】この実施例では（場合によっては前述の付
加情報と共に）インターフェース１３を介して出力され
るデータはレジスタ１１に格納されたデータであるが、
これらのデータは新たなデータがこのレジスタ１１に書
き込まれる場合にのみ常に出力される。新たにこのレジ
スタ１１に書き込まれるデータは有利には実質的にこの
レジスタへのこのデータの書き込みと同時にインターフ
ェース１３に伝送される。

【００２２】制御ユニット１２は出力されるデータをイ
ンターフェース１３に伝達しこれらのデータのインター
フェース１３による出力を調整する任務を有する。この
場合制御ユニット１２はとりわけ次のことを保障する。
すなわち、レジスタ１１に新たに書き込まれるか又は書
き込まれた場合及びデータのインターフェース１３への
伝送によってこのレジスタにおいてまだ出力されていな
かったデータが上書きされない場合にのみデータをイン
ターフェース１３に伝送しこのインターフェースから出
力することを保障する。

【００２３】最後に挙げた条件は、とりわけインターフ
ェースからのデータの出力がシリアルであり、従って比
較的スローに行われる場合に意味を持つ。

【００２４】新たなレジスタ内容のインターフェース１
３への伝送によってこのレジスタでまだ出力されていな
いデータが上書きされてしまう場合、この伝送は制御ユ
ニット１２によって阻止又は少なくとも遅延される。付
加的に（エラー）識別子がセットされ、この識別子によ
って次のことがシグナリングされる。すなわち、レジス
タ１１の内容のインターフェース１３による出力がちょ
うど今間隔をあけて又は遅延されて行われるか又は行わ
れているということがシグナリングされる。上記の識別
子は前述した付加情報に所属し、この付加情報はレジス
タ１１の本来の重要な新たな内容と共にマイクロコント
ローラから出力される。この識別子の設定された状態
は、出力されるデータによっては一時的に実際の状況乃
至は過程の正確な推論ができないことを示している。

【００２５】とりわけレジスタ１１のレジスタ内容（及
び多かれ少なかれレジスタ内容変更の時点）「のみ」が
重要であるか又はなにはさておきレジスタ１１のレジス
タ内容（及び多かれ少なかれレジスタ内容変更の時点）
が重要であるかのいずれかの場合には、すなわちこのレ
ジスタ内容がたとえ時間的に遅延されて出力されても有
用である場合には、レジスタ１１とインターフェース１
３との間に図には示されていないバッファ（例えば複数
のワードを有するＦＩＦＯレジスタ）が設けられる。こ
のバッファにはレジスタ１１の複数のレジスタ内容が中
間記憶できる。これによって、出力の際にインターフェ
ースの過負荷のためにレジスタ内容が又は少なくともほ
とんどのレジスタ内容が放出されない（放出される必要
がない）ことが達成される。しかし、このバッファが満
杯になるならば又はあふれるならば（満杯になっても又
はあふれても）、前述の（エラー）識別子は有利には付
加的に又は代替的に常にセットされる。

【００２６】瞬時に実施されるタスクを指定するデータ
の出力によって、極めて簡単なやり方でマイクロコント
ローラで行われるシーケンス制御を監視することがで
き、しかも個々のタスクが実行される順番に関してだけ
ではなくタスク交換時点（その間にそれぞれのタスクが
実施される持続時間）に関しても監視することができ
る。このために設けられる手段は、マイクロコントロー
ラにおいてもインターフェース１３を介して出力される
情報の評価においても特に大きなコストを必要としな
い。従って、エミュレータ、ロジックアナライザ等々の
ような面倒で高価な測定インスツルメントなしで、この
マイクロコントローラを内蔵するシステムにおける所定
のエラー又はこのマイクロコントローラによって実施さ
れるプログラムにおける所定のエラーを突き止めること
が迅速及び簡単に可能である。多くのケースではエミュ
レータ、ロジックアナライザ等々の使用を完全にやめる
ことができ、この結果比較的小さな企業及びエンジニア
事務所でも複雑なシステムを開発することができるよう
になる。

【００２７】同様のことは次のようなケースにも当ては
まる。すなわち、インターフェース１３を介して出力さ
れるデータがリアルタイムオペレーティングシステムに
おいて実施されないプログラム（とりわけサブプログラ
ム、機能など）の個々のセクションを例えば前述のマジ
ックナンバーに匹敵しうる情報によって指定するケース
である。この場合、リアルタイムオペレーティングシス
テムにおいて実施されないプログラムのシーケンスも追
跡することができる。

【００２８】存在するエラーをエミュレータ、ロジック
アナライザなしでは突き止めることができない場合に
は、接続されるエミュレータ、ロジックアナライザ等々
をトリガするために、インターフェース１３を介して出
力されるデータを使用することができる。

【００２９】前述したように、ちょうど今実施されるタ
スクを指定するデータ（レジスタ１１の内容）に加えて
又はちょうど今実施されるタスクを指定するデータ（レ
ジスタ１１の内容）の代わりに、マイクロコントローラ
１の１つ又は複数のさらに別のレジスタの内容又はその
他の内部メモリ領域の内容をインターフェース１３を介
して出力することもできる。１つのインターフェース１
３を介して規則的に又は不規則に交互に連続的に複数の
レジスタ又はメモリ領域のデータを出力しなければなら
ない場合には、有利には本当に重要な新しいレジスタ内
容又はメモリ領域内容と共に付加情報を伝送する。この
付加情報は例えば当該データの意味内容及び/又は由来
を通知する。

【００３０】その内容が変更の際にはインターフェース
１３を介して出力される１つのレジスタ（複数のレジス
タ）及び/又は他の１つのメモリ領域（その他の複数の
メモリ領域）が少なくとも部分的に自由に選択可能であ
るならば、マイクロコントローラの監視及び/又はこの
マイクロコントローラによって実施されるプログラムの
監視にとって有利である。これは例えば制御ユニット１
２及び/又はインターフェース１３に前置接続される１
つ又は複数のマルチプレクサを設けることによって成就
される。上記のマルチプレクサはこの場合ハードウェア
的に（例えばこのマイクロコントローラに印加される信
号によって）又はソフトウェア的に（このマイクロコン
トローラによって実施されるプログラムによって）制御
される。

【００３１】代替的に又は付加的に、その変更が重要な
意味を持つデータが選択的にマイクロコントローラの任
意のレジスタ乃至はメモリ領域に格納されるように構成
することもできる。この場合、その出力が重要な意味を
持つデータをとにかくレジスタ又はその他のメモリ領域
に格納しさえすればよい。このレジスタ又はその他のメ
モリ領域の内容は変更の際にインターフェース１３を介
して出力される。

【００３２】実際の実現の詳細とは無関係に、ここで記
述されたプログラム制御されるユニットでは極めて簡単
なやり方でこのユニット及び/又はこのユニットによっ
て実施されるプログラムのシーケンスを監視することが
可能である。

【図面の簡単な説明】

【図１】本発明のプログラム制御されるユニットの実施
例の構造の部分的な概略図である。

【符号の説明】

１ マイクロプロセッサ １１ レジスタ １２ 制御ユニット １３ インターフェース

Claims (10)

【特許請求の範囲】
1. 【請求項１】 内部メモリ装置（１１）を有するプログ
   ラム制御ユニットにおいて、 該プログラム制御されるユニットは、前記内部メモリ装
   置にデータを書き込むのに加えて、前記内部メモリ装置
   の選択された領域に書き込まれる前記データをこのプロ
   グラム制御されるユニットから出力するように構成され
   ていることを特徴とする内部メモリ装置（１１）を有す
   るプログラム制御されるユニット。
2. 【請求項２】 内部メモリ装置（１１）へのデータの書
   き込みとこれらのデータを出力するプログラム制御され
   るユニットのインターフェース（１３）へのこれらのデ
   ータの伝送とが、実質的に同時に行われることを特徴と
   する請求項１記載のプログラム制御されるユニット。
3. 【請求項３】 プログラム制御されるユニットは、イン
   ターフェース（１３）へのデータの伝送を、これによっ
   て前記インターフェースにおいてまだ出力されていない
   データが上書きされてしまう場合には阻止又は遅延する
   ように構成されていることを特徴とする請求項２記載の
   プログラム制御されるユニット。
4. 【請求項４】 その領域のデータがプログラム制御され
   るユニットから出力される内部メモリ装置の領域は、レ
   ジスタ又はその他のメモリ領域を有し、 該レジスタ又はその他のメモリ領域にはデータが格納さ
   れ、 該データは、プログラム制御されるユニットによって瞬
   時に実施されるタスク及び/又はプログラム制御される
   ユニットにおいて実行されるプログラムの瞬時に実施さ
   れるセクションを指定することを特徴とする請求項１〜
   ３までのうちの１項記載のプログラム制御されるユニッ
   ト。
5. 【請求項５】 その領域の内容がプログラム制御される
   ユニットから出力される内部メモリ装置の領域は、複数
   の領域から選択可能な領域であることを特徴とする請求
   項１〜４までのうちの１項記載のプログラム制御される
   ユニット。
6. 【請求項６】 プログラム制御されるユニットは、交互
   に内部メモリ装置の異なる領域の内容を出力するように
   構成されていることを特徴とする請求項１〜５までのう
   ちの１項記載のプログラム制御されるユニット。
7. 【請求項７】 プログラム制御されるユニットは、その
   領域の内容がプログラム制御されるユニットから出力さ
   れる内部メモリ装置の領域に選択的に異なるパラメータ
   を表すデータを格納するように構成されていることを特
   徴とする請求項１〜６までのうちの１項記載のプログラ
   ム制御されるユニット。
8. 【請求項８】 プログラム制御されるユニットは、内部
   メモリ装置の選択された領域の新しい内容と共に付加的
   な情報を出力するように構成されていることを特徴とす
   る請求項１〜７までのうちの１項記載のプログラム制御
   されるユニット。
9. 【請求項９】 前記付加的な情報は、データ出力が間隔
   をあけて又は遅延して行われるという情報を含むことを
   特徴とする請求項８記載のプログラム制御されるユニッ
   ト。
10. 【請求項１０】 前記付加的な情報は、データの由来及
    び/又は前記データによって表されるパラメータに関す
    る情報を含むことを特徴とする請求項８又は９記載のプ
    ログラム制御されるユニット。