JPH0325655A - 中央処理装置間制御方式 - Google Patents
中央処理装置間制御方式Info
- Publication number
- JPH0325655A JPH0325655A JP1161583A JP16158389A JPH0325655A JP H0325655 A JPH0325655 A JP H0325655A JP 1161583 A JP1161583 A JP 1161583A JP 16158389 A JP16158389 A JP 16158389A JP H0325655 A JPH0325655 A JP H0325655A
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- processing unit
- cpu
- ipcu
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数台の中央処理装置を有する電子計算機にお
ける中央処理装置間の制御方法に関するものである。
ける中央処理装置間の制御方法に関するものである。
従来、この種の電子計算機においては、中央処理装置を
始め、メモリや入出力装置などの機能単位カ共有ハスあ
るいはクロスバースイッチ等により結合されており、一
方の中央処理装置が他方の中央処理装置を制御するには
、各中央処理装置がメモリの一部を共有するか、入出力
制御装置を介して、中央処理装置間の通信を行なう方法
を利用していた． 〔発明が解決しようとする課題〕 上述した従来の制御方法は、各中央処理装置間で、メモ
リ，入出力チャンネル，周辺装置等へのアクセス共有手
段が必要であること、また、共有メモリや入出力制御装
置を介して中央処理装置間通信を行ない、間接的に制御
していたため制御が複雑になるという欠点がある。
始め、メモリや入出力装置などの機能単位カ共有ハスあ
るいはクロスバースイッチ等により結合されており、一
方の中央処理装置が他方の中央処理装置を制御するには
、各中央処理装置がメモリの一部を共有するか、入出力
制御装置を介して、中央処理装置間の通信を行なう方法
を利用していた． 〔発明が解決しようとする課題〕 上述した従来の制御方法は、各中央処理装置間で、メモ
リ，入出力チャンネル，周辺装置等へのアクセス共有手
段が必要であること、また、共有メモリや入出力制御装
置を介して中央処理装置間通信を行ない、間接的に制御
していたため制御が複雑になるという欠点がある。
本発明の中央処理装置間制御方式の構戒は、複数台の中
央処理装置を有する電子計算機の各中央処理装置が制御
装置（以下、ＣＰＵと呼ぶ），中央処理装置間制御装置
（以下、ＩＰＣＵと呼ぶ），工ＰＣＵレジスタ，ステー
タスレジスタ及び独立したメモリを持ち、これら各中央
処理装置が専用制御バスで結ばれている時、一方のＣＰ
Ｕがメモリに記録されている他方の中央処理装置を制御
する命令を読み、この命令に従って前記ＣＰＵが自中央
処理装置内のＩＰＣＵを制御し、このＩＰＣＵが専用制
御バスを介して他の１個あるいは複雑個の中央処理装置
にあるＩＰＣＵに命令を送り、その命令を受け取ったＩ
ＰＣＵは自中央処理装置のＣＰＵを制御し、その送られ
てきた命令を実行する手段と、前記ＣＰＵが自中央処理
装置内のステータスレジスタの状態を監視することによ
り、命令送付先の中央処理装置の実行結果待ちを制御す
る手段及びＩＰＣＵレジスタの状態により自中央処理装
置内のＩＰＣＵがＣＰＵの実行結果を命令送付元の中央
処理装置内のＩＰＣＵを介してＣＰＵに返す手段を備え
たことを特徴とする。
央処理装置を有する電子計算機の各中央処理装置が制御
装置（以下、ＣＰＵと呼ぶ），中央処理装置間制御装置
（以下、ＩＰＣＵと呼ぶ），工ＰＣＵレジスタ，ステー
タスレジスタ及び独立したメモリを持ち、これら各中央
処理装置が専用制御バスで結ばれている時、一方のＣＰ
Ｕがメモリに記録されている他方の中央処理装置を制御
する命令を読み、この命令に従って前記ＣＰＵが自中央
処理装置内のＩＰＣＵを制御し、このＩＰＣＵが専用制
御バスを介して他の１個あるいは複雑個の中央処理装置
にあるＩＰＣＵに命令を送り、その命令を受け取ったＩ
ＰＣＵは自中央処理装置のＣＰＵを制御し、その送られ
てきた命令を実行する手段と、前記ＣＰＵが自中央処理
装置内のステータスレジスタの状態を監視することによ
り、命令送付先の中央処理装置の実行結果待ちを制御す
る手段及びＩＰＣＵレジスタの状態により自中央処理装
置内のＩＰＣＵがＣＰＵの実行結果を命令送付元の中央
処理装置内のＩＰＣＵを介してＣＰＵに返す手段を備え
たことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、１
は中央処理装置ＣＰＵ，２は中央処理装置間制御装置（
以下、ＩＰＣＵと称す）、３は制御装置、４はＩＰＣＵ
レジスタ、５はステータスレジスタ、６は記憶装置（以
下、ＭＥＭと称す）である。第２図は、ＣＰＵＩが専用
制御バス７を通して結合されている状態を示した図であ
る。
は中央処理装置ＣＰＵ，２は中央処理装置間制御装置（
以下、ＩＰＣＵと称す）、３は制御装置、４はＩＰＣＵ
レジスタ、５はステータスレジスタ、６は記憶装置（以
下、ＭＥＭと称す）である。第２図は、ＣＰＵＩが専用
制御バス７を通して結合されている状態を示した図であ
る。
次に、この実施例の動作について説明する。
ＭＥＭ６に記録されている命令は、ＣＰＵ１に取り込ま
れ、ＣＰＵｌ内の制御装置３によって実行される。この
命令が他ＣＰＵ１に対して実施されるべきものであれば
、制御装置３はＩＰＣＵ２に対して命令を送出する。次
に、ＩＰＣＵ２は、命令の種類により特定のＣＰＵＩ又
は、全てのＣＰＵＩに対して専用制御バス７を通して命
令信号を送出する。
れ、ＣＰＵｌ内の制御装置３によって実行される。この
命令が他ＣＰＵ１に対して実施されるべきものであれば
、制御装置３はＩＰＣＵ２に対して命令を送出する。次
に、ＩＰＣＵ２は、命令の種類により特定のＣＰＵＩ又
は、全てのＣＰＵＩに対して専用制御バス７を通して命
令信号を送出する。
この際、ＩＰＣＵ２は、命令の種類が特定のＣＰＵＩに
対するものであり、かつ、相手ＣＰＵ １の処理結果を
待つ必要があれば、ステータスレジスタ５に待ち状態を
セットして制御装置３に待ち指令を与える。制御装置３
は、この指令を受けて実行待ちの状態となる。
対するものであり、かつ、相手ＣＰＵ １の処理結果を
待つ必要があれば、ステータスレジスタ５に待ち状態を
セットして制御装置３に待ち指令を与える。制御装置３
は、この指令を受けて実行待ちの状態となる。
ＰＣ／
一方、ＩｆｆＰＵ２は、専用制御バス７に流れる信号を
監視しており、自ＣＰＵＩに対する信号であれば、引き
続き相手先ＣＰＵ−ＩＤ，実行優先レベル，ステータス
コード，命令コードをＩＰＣＵレジスタ４に取り込む。
監視しており、自ＣＰＵＩに対する信号であれば、引き
続き相手先ＣＰＵ−ＩＤ，実行優先レベル，ステータス
コード，命令コードをＩＰＣＵレジスタ４に取り込む。
次に，ＩＰＣＵ２は、現在自ＣＰＵの制御装置３が実行
しているレベルをＩＰＣＵレジスタ４内の実行優先レベ
ルと比較し、この結果、ＩＰＣＵレジスタ４内の実行優
先レベルの方が高い場合には、制御装置３に対して割り
込み信号を送出する。これに対し、制御装置３は、実行
中のコンテキストをＭＥＭ６に退避し、次に、ＩＰＣＵ
レジスタ４から命令を取り込み実行を行なう。制御装置
３は、命令の種類により、必要があれば、ＩＰＣＵ２を
制御し、ＩＰＣＵ制御バス７を通して連続したデータを
相手ＣＰＵ １との間で交換する。制御装置３は、ＩＰ
ＣＵ２により割り込まれた命令を終了すると、ＩＰＣＵ
２に終了信号を送り、割り込み前のフンテキストをＭＥ
Ｍ６から取り出して処理を再開する。
しているレベルをＩＰＣＵレジスタ４内の実行優先レベ
ルと比較し、この結果、ＩＰＣＵレジスタ４内の実行優
先レベルの方が高い場合には、制御装置３に対して割り
込み信号を送出する。これに対し、制御装置３は、実行
中のコンテキストをＭＥＭ６に退避し、次に、ＩＰＣＵ
レジスタ４から命令を取り込み実行を行なう。制御装置
３は、命令の種類により、必要があれば、ＩＰＣＵ２を
制御し、ＩＰＣＵ制御バス７を通して連続したデータを
相手ＣＰＵ １との間で交換する。制御装置３は、ＩＰ
ＣＵ２により割り込まれた命令を終了すると、ＩＰＣＵ
２に終了信号を送り、割り込み前のフンテキストをＭＥ
Ｍ６から取り出して処理を再開する。
制御装置３により終了信号を受けたＩＰＣＵ２は，ＩＰ
ＣＵレジスタ４のステータスコードを参照して相手ＣＰ
Ｕ１が待ちの状態かどうかを調べる。この結果、相手Ｃ
ＰＵＩが待ち状態であれば、制御バス７を通して相手先
ＣＰＵ−ＩＤで示される相手ＣＰＵ１に対して終了信号
を送出する。相手先ＣＰＵＩが待ち状態でなければ、終
了信号を送出すろ過程は行なわれない。
ＣＵレジスタ４のステータスコードを参照して相手ＣＰ
Ｕ１が待ちの状態かどうかを調べる。この結果、相手Ｃ
ＰＵＩが待ち状態であれば、制御バス７を通して相手先
ＣＰＵ−ＩＤで示される相手ＣＰＵ１に対して終了信号
を送出する。相手先ＣＰＵＩが待ち状態でなければ、終
了信号を送出すろ過程は行なわれない。
終了信号を受け取ることのできるＣＰＵＩは、相手ＣＰ
ＵＩが処理終了待ちをしているＣＰＵ １である．終了
信号を受け取ったＣＰＵ１は、ステータスレジスタ５の
待ち状態を解除する．これを受けて、制御装置３は、次
の命令をＭＥＭ６から取り出して実行を再開する。
ＵＩが処理終了待ちをしているＣＰＵ １である．終了
信号を受け取ったＣＰＵ１は、ステータスレジスタ５の
待ち状態を解除する．これを受けて、制御装置３は、次
の命令をＭＥＭ６から取り出して実行を再開する。
以上説明したように本発明は、複数台の中央処理装置を
有する電子計算機において、各中央処理装置に中央処理
装置間制御装置を設け、中央処理装置間制御装置と制御
装置とが互いに制御する手段を有することにより、一方
の中央処理装置が他方の中央処理装置を直接制御するこ
とが可能となるため、複数台の中央処理装置間の同期を
簡単に行なうことができ、大規模なシステムの構築を容
易にすることができるという効果がある。
有する電子計算機において、各中央処理装置に中央処理
装置間制御装置を設け、中央処理装置間制御装置と制御
装置とが互いに制御する手段を有することにより、一方
の中央処理装置が他方の中央処理装置を直接制御するこ
とが可能となるため、複数台の中央処理装置間の同期を
簡単に行なうことができ、大規模なシステムの構築を容
易にすることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
中央処理装置が専用制御バスを通して他の中央処理装置
と結合されている状態を示す図である． １・・・・・・中央処理装置（Ｃ Ｐ Ｕ）、２・・・
・・・中央処理装置間制御装置（ＩＰＣ！Ｕ）、３・・
・・・・制御装置、４・・・・・・ＩＰＣＵレジスタ、
５・・・・・・ステータスレジスタ、６・・・・・・記
憶装置（ＭＥＭ）、７・・・・・・専用制御バス．
中央処理装置が専用制御バスを通して他の中央処理装置
と結合されている状態を示す図である． １・・・・・・中央処理装置（Ｃ Ｐ Ｕ）、２・・・
・・・中央処理装置間制御装置（ＩＰＣ！Ｕ）、３・・
・・・・制御装置、４・・・・・・ＩＰＣＵレジスタ、
５・・・・・・ステータスレジスタ、６・・・・・・記
憶装置（ＭＥＭ）、７・・・・・・専用制御バス．
Claims (1)
- 複数台の中央処理装置を有する電子計算機の各中央処
理装置が制御装置（以下、ＣＰＵと呼ぶ）、中央処理装
置間制御装置（以下、ＩＰＣＵと呼ぶ）、ＩＰＣＵレジ
スタ、ステータスレジスタ及び独立したメモリを持ち、
これら各中央処理装置が専用制御バスで結ばれている時
、一方のＣＰＵがメモリに記録されている他方の中央処
理装置を制御する命令を読み、この命令に従って前記Ｃ
ＰＵが自中央処理装置内のＩＰＣＵを制御し、このＩＰ
ＣＵが専用制御バスを介して他の１個あるいは複雑個の
中央処理装置にあるＩＰＣＵに命令を送り、その命令を
受け取ったＩＰＣＵは自中央処理装置のＣＰＵを制御し
、その送られてきた命令を実行する手段と、前記ＣＰＵ
が自中央処理装置内のステータスレジスタの状態を監視
することにより、命令送付先の中央処理装置の実行結果
待ちを制御する手段及びＩＰＣＵレジスタの状態により
自中央処理装置内のＩＰＣＵがＣＰＵの実行結果を命令
送付元の中央処理装置内のＩＰＣＵを介してＣＰＵに返
す手段を備えたことを特徴とする中央処理装置間制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161583A JPH0325655A (ja) | 1989-06-23 | 1989-06-23 | 中央処理装置間制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161583A JPH0325655A (ja) | 1989-06-23 | 1989-06-23 | 中央処理装置間制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325655A true JPH0325655A (ja) | 1991-02-04 |
Family
ID=15737886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161583A Pending JPH0325655A (ja) | 1989-06-23 | 1989-06-23 | 中央処理装置間制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325655A (ja) |
-
1989
- 1989-06-23 JP JP1161583A patent/JPH0325655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0550022B2 (ja) | ||
| JPH0325655A (ja) | 中央処理装置間制御方式 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPH02162457A (ja) | マルチプロセッサシステム | |
| JPS61290565A (ja) | 多重プロセツサ結合回路 | |
| JPS61134863A (ja) | デ−タ処理装置 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JPH0769882B2 (ja) | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 | |
| JP3394834B2 (ja) | マルチプロセッサシステムを構成する装置のデバッグ方式 | |
| JPH03268159A (ja) | 保守用コンソール接続方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
| JP2001100812A (ja) | 分散処理方式 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPH0192847A (ja) | デバック制御方式 | |
| JPH09114775A (ja) | マルチプロセッサシステム | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| JPH03141403A (ja) | プログラマブルコントローラ | |
| JPH05342026A (ja) | マルチプロセッサ装置及びその同期制御方式 | |
| JPH01300364A (ja) | マルチプロセッサ方式 | |
| JPH06223046A (ja) | バストレース実行方法 | |
| JPS59208666A (ja) | マルチプロセツサシステム | |
| JPH04100168A (ja) | マルチプロセッサシステム | |
| KR19980015549A (ko) | 다수 프로세서간의 통신장치 |