JPH02158846A

JPH02158846A - データ処理装置

Info

Publication number: JPH02158846A
Application number: JP63313342A
Authority: JP
Inventors: Mitsuhiro Suda; 須田　充弘
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-12-12
Filing date: 1988-12-12
Publication date: 1990-06-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、データ処理装置のシステム制御装置に利用す
る。

〔概要〕

本発明はデータ処理装置において、システム制御装置にリフレッシュ動作を必要としない記
憶部を設け、システムデバッグのクロックステップを実
行する場合にシステム制御装置の指示で中央処理装置お
よび入出力制御装置は主記憶装置へのアクセスは行わず
上記記憶部にアクセスすることにより、主記憶装置内にシステムデバッグのための特別のハード
ウェアを組込む必要がなく、クロックステップごとの中
央処理装置内および入出力制御装置内のレジスタの内容
を収集できるようにしたものである。

〔従来の技術〕

第３図は従来例のデータ処理装置のブロック構成図であ
る。

従来、データ処理装置は、システムクロックを停止した
後１クロック単位のクロックステップを実行するときに
主記憶装置には記憶保持動作を必要とする記憶素子が使
用されているのでクロックステップ動作中には、記憶保
持動作のため特別な手段が必要であり、たとえばセルフ
リフレッシュ手段を主記憶装置内に有していた。

また、システムデバッグ時には記憶保持（リフレッシュ
動作）を必要としない記憶素子で構成される主記憶装置
を用いていた。

〔発明が解決しようとする問題点〕

しかし、このような従来例のデータ処理装置では、主記
憶装置内にクロックステップ動作中の記憶保持動作を保
証するためにハードウェア手段が必要でハードウェアが
複雑になり、ハードウェア量が増大する欠点があった。

本発明は上記の欠点を解決するもので、主記憶装置内に
システムデバッグのための特別なノ１−ドウエアを組込
む必要がなく、クロックステップごとの中央処理装置内
および主記憶装置内のレジスタの内容を収集できるデー
タ処理装置を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、中央処理装置と、主記憶装置と、入出力制御
装置と、システム制御装置と、上記装置を接続する共通
バスとを備え、上記中央処理装置および上記入出力制御
装置はそれぞれ、状態表示情報を設定する手段を含み、
上記システム制御装置は、上記中央処理装置および上記
入出力制御装置の診断制御を行う手段を含むデータ処理
装置において、上記システム制御装置は、リフレッシュ
動作を必要としない記憶部を含み、上記診断制御を行う
手段は、デバッグのクロックステップを行う場合には上
記中央処理装置および上記入出力制御装置に上記記憶部
へアクセスするよう状態表示情報を通知する手段を含み
、上記中央処理装置および上記入出力制御装置は、上記
診断制御を行う手段のデバッグ起動要求に基づいて上記
設定する手段に設定された状態表示情報により上記シス
テム制御装置にアクセスする手段を含み、上記診断制御
を行う手段は、このアクセスする手段の出力情報に基づ
いて上記記憶部へのアクセスを制御する手段を含むこと
を特徴とする。

〔作用〕

システム制御装置にリフレッシュ動作を必要としない記
憶部を設ける。診断制御を行う手段の通知する手段はデ
バッグのクロックステップを行う場合には中央処理装置
および入出力制御装置にこの記憶部へアクセスするよう
状態表示情報を通知する。中央処理装置および入出力制
御装置のアクセスする手段はこの状態表示情報を設定す
る手段に設定しておき診断を行う手段のデバッグ起動要
求を受信したときこの状態表示情報によりシステム診断
装置にアクセスする。診断制御を行う手段の制御する手
段は、このアクセスする手段の出力情報に基づいて記憶
部へのアクセスを制御する。

以上の動作により主記憶装置内にシステムデバッグのた
めの特別のハードウェアを組込む必要がなく、クロック
ステップごとの中央処理装置内および入出力制御装置内
のレジスタの内容を収集できる。

〔実施例〕

本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例データ処理装置のブロック構成図で
ある。第１図において、データ処理装置は、プロセッサ
部２１およびバス制御部２２を含む中央処理装置２０と
、第一記憶部３１およびバス制御部３２を含む主記憶装
置３０と、入出力制御部４１およびバス制御部４３を含
む入出力制御装置４０と、診断制御部１１を含むシステ
ム制御装置１０と、上記装置を接続する共通バスとして
アドレス書込データ線５０、バス要求信号線５１、読出
データ信号線５２およびバス制御信号線５３とを備え、
中央処理装置２０および入出力制御装置４０はそれぞれ
、バス制御８２２．４２に状態表示情報を設定する手段
として記憶領域表示部２３．４３を含み、システム制御
装置１０は、中央処理装置２０および入出力制御装置４
０の診断制御を行う手段として診断制御部１１を含む。

ここで本発明の特徴とするところは、システム制御装置
１０は、リフレッシュ動作を必要としない記憶部として
第二記憶部１２を含み、診断制御部１１は、デバッグの
クロックステップを行う場合には中央処理装置２０およ
び入出力制御装置４０に第二記憶１２ヘアクセスするよ
う状態表示情報を通知する手段を含み、中央処理装置２
０フよび入出力制御装置４０は、診断制御を行う手段の
デバッグ起動要求に基づいて記憶領域表示手段２３．４
３に設定された状態表示情報によりシステム制御装置１
１にアクセスする手段を含み、診断制御部１１は、この
アクセスする手段の出力情報に基づいて第二記憶部１２
へのアクセスを制御する手段を含むことにある。

このような構成のデータ処理装置の動作について説明す
る。第２図は本発明のデータ処理装置の動作を示すフロ
ーチャートである。

第１図および第２図において、診断制御部１１は、中央
処理装置２０内または入出力制御装置４０内の記憶領域
表示部２３．４３にシステム制御装置１０内の記憶部１
２ヘアクセスするよう状態表示情報をアドレス書込デー
タ信号線５０およびバス制御信号線５３を介して通知す
る（Ｓｌ）。

中央処理装置２０および入出力制御装置４０の各バス制
御部２２．４２は、システム制御装置１０からの上述の
通知によって記憶領域表示部２３．４３ヘアドレス書込
デ一タ信号線５０の情報を設定する（ＳＩＯ）。

その後にシステム制御装置１０は、デバッグ起動要求を
中央処理装置２０および入出力制御装置４０にアドレス
書込データ信号線５０、バス制御信号線５３を介して行
い（Ｓ２）、バス制御部２２．４２はデバッグ起動要求
をデバッグ起動要求信号線２４．４４を介してプロセッ
サ部２１および入出力制御部４２へ通知する（３１１）
。中央処理装置２０および入出力制御装置４０は、デバ
ッグ起動要求によって動作を実行する。中央処理装置２
０および入出力制御装置４０がデバッグ中におけるメモ
リアクセスは、各バス制御部２２．４２の内の記憶領域
表示部２３．４３に保持された状態表示情報がバス要求
信号線５１に送出され（Ｓ１２）　、デバッグ書込時は
アドレス書込データ信号線５０を介してメモリアドレス
情報および書込データ情報が送出される（Ｓ１３．５１
４）。診断制御部１１は、バス要求信号線５１の内容が
第二記憶部１２へのアクセスかを識別しくＳ３、Ｓ４）
、第二記憶部１２へのデータ書込時は（３５）、アドレ
ス書込データ信号線５０の書込データ情報をメモリアド
レス信号線１３およびメモリデータ信号線１４を介して
記憶部１２へ送出する（３６．３７）。

中央処理装置２０または入出力制御装置４０から第二記
憶部１２内の情報の読出しのときは（Ｓ１２、Ｓ１３．
３１５、Ｓ３、Ｓ４、Ｓ５）、第二記憶部１２からの読
出データ情報がメモリデータ信号線１４を介して診断制
御部１１へ送出され、診断制御部１１は、続出データ信
号線５２にこの読出データ情報を送出する（３８．３９
）。中央処理装置２０または入出力制御装置４０は、読
出データ情報を受信する（８１６）。

診断制御部１１は、システムクロック停止条件が発生す
ると、システムクロックを停止させクロックステップ動
作を実行する。

〔発明の効果〕

以上説明したように、本発明は、主記憶装置内にシステ
ムデバッグのための特別なハードウェアを組込む必要が
なく、かつクロックステップごとの中央処理装置内およ
び入出力制御装置内のレジスタの内容を収集することが
できる優れた効果がある。

【図面の簡単な説明】

第１図は本発明一実施例データ処理装置のブロック構成
図。第２図は本発明のデータ処理装置の動作を示すフローチ
ャート。第３図は従来例のデータ処理装置のブロック構成図。１０・・・システム制御装置、１１・・・診断制御部、
１２・・・第二記憶部、１３．３４・・・メモリアドレ
ス信号線、１４・・・メモリデータ信号線、１５・・・
メモリ制御信号線、２０・・・中央処理装置、２１・・
・プロセッサ部、２２．３２．４２・・・バス制御部、
２３．４３・・・記憶領域表示部、２４．４４・・・デ
ータ起動要求信号線、２６．４６．５１・・・バス要求
信号線、３０・・・主記憶装置、３１・・・第一記憶部
、３３・・・セルフリフレッシュ部、３５・・・書込デ
ータ信号線、３６．５２・・・読出データ信号線、３７
・・・リフレッシニ信号線、４０・・・入出力制御装置
、４１・・・入出力制御部、５０・・・アドレス書込デ
ータ信号線、５３・・・バス制御信号線。

Claims

【特許請求の範囲】１、中央処理装置と、主記憶装置と、入出力制御装置と
、システム制御装置と、上記装置を接続する共通バスと
を備え、上記中央処理装置および上記入出力制御装置はそれぞれ
、状態表示情報を設定する手段を含み、上記システム制
御装置は、上記中央処理装置および上記入出力制御装置
の診断制御を行う手段を含むデータ処理装置において、上記システム制御装置は、リフレッシュ動作を必要とし
ない記憶部を含み、上記診断制御を行う手段は、デバッグのクロックステッ
プを行う場合には上記中央処理装置および上記入出力制
御装置に上記記憶部へアクセスするよう状態表示情報を
通知する手段を含み、上記中央処理装置および上記入出
力制御装置は、上記診断制御を行う手段のデバッグ起動
要求に基づいて上記設定する手段に設定された状態表示
情報により上記システム制御装置にアクセスする手段を
含み、上記診断制御を行う手段は、このアクセスする手段の出
力情報に基づいて上記記憶部へのアクセスを制御する手
段を含むことを特徴とするデータ処理装置。