JPS61216051A - 記憶装置アクセス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムの処理装置が、主記憶装置
等にアクセスする場合に、記憶装置におけるアクセス動
作と並行に、処理装置が他の処理を実行することを可能
にして、処理効率を向上、するためのアクセス制御方式
に関する。

例えばマイクロプロセッサを主体とする中央処理装置を
有する、比較的小型の計算機、制御装置等において、処
理装置が主記憶装置にアクセスして、データを書き込み
、又は読み出す場合には、通常は処理装置は、主記憶装
置におけるアクセス動作が終了するのを待って、次の処
理動作に移るようにしている。

しかし、このアクセス終了待ちの時間を、処理装置で有
効に利用できれば、処理装置の処理効率を更に高めるこ
とが可能になる。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、計算機システムの一構成例を示すブロック図である
。

処理装置ｌは、マイクロプロセッサ２を中心に構成され
、マイクロプロセッサ２は、データバッファ３及びアク
セス制御部４を介して、主記憶制御装置５と接続し、主
記憶制御装置５を経て主記憶装置６にアクセスできる。

処理装置１と主記憶制御装置５との間は、アドレス及び
データを授受するためのデータバス７及び８、及び各種
の制御線によって接続される。

主記憶装置６へのアクセスにおいて、マイクロプロセッ
サ２は、アクセスすべき記憶アドレスをデータバッファ
３に置き、アクセス種別等の制御情報信号を制御情報線
９に乗せた後、アクセス要求線１０をオンにすることに
よって、主記憶制御装置５を起動する。

書き込みアクセスの場合は、次いでデータバッファ３に
書き込みデータを置いて、主記憶制御装置５へ転送する
。

主記憶制御装置５は、上記により起動されると、主記憶
装置６上の指定の記憶アドレスへのアクセス動作を開始
し、読み出しアクセスの場合は、主記憶装置６から読み
出したデータをデータバス８によって、データバッファ
３に転送し、書き込みアクセスの場合は、データバッフ
ァ３からデータバス７により転送されたデータを、主記
憶装置６に書き込む。

このようにして、所定のアクセス動作が正常に終了する
と、終了通知線１１を所定の時間オンにして、正常な終
了を表示する。

前記のアクセス動作中に、主記憶装置６でエラーが発生
する等により、アクセスを正常に実行できないことが検
出されると、主記憶制御装置５は、このアクセス動作を
中止し、エラー通知線１２を、所定時間オンにして、エ
ラーによる終了、即・ち異常終了、を表示する。

異常終了の場合には、上記通知と同時に、例えばエラー
バス１３により、主記憶制御装置５で検出したエラー状
態情報が表示される。

マイクロプロセッサ２は、前記のようにしてアクセス要
求を発行した後、そのアクセスの終了を監視する。

その監視は、例えば終了通知線１１及びエラー通知線１
２をテストする命令を繰り返し実行するような、プログ
ラムループを実行することによって行われる。

終了通知′ａ１１又はエラー通知線１２のオンを上記命
令の実行で検出することにより、上記プログラムループ
から抜は出し、終了通知線１１がオンの場合には、次の
処理へ進み、エラー通知線１２がオンの場合には、適当
なエラー処理ルーチンの実行を開始する。

従来は、以上のような制御方式によっているので、例え
ば書き込みアクセス等で、そのアクセス終了を待たずに
開始してよい処理がある場合にも、次の処理の開始がア
クセス動作の終了まで遅延される、という問題があった
。

〔問題点を解決するための手段〕

前記の問題点は、処理装置が記憶装置にアクセスするに
際し、該記憶装置は該アクセス動作の正常な終了及びエ
ラーによる終了を個別に表示する信号を発生し、該処理
装置は該信号を検出して、割り込みを発生する機構を有
し、該割り込みの発生は、該処理装置で実行する命令に
よって制御されるように構成された本発明の記憶装置ア
クセス制御方式によって解決される。

〔作用〕

即ち、前記の従来例における、終了通知線及びエラー通
知線に相当する信号によって、処理装置に割り込みを発
生する機構を設ける。

又、この機構の割り込み発生を有効にするか、発生を抑
止するかを、処理装置の命令で設定する、いわゆるマス
ク機能を備えるものとする。

この機構による割り込みを有効にしておけば、アクセス
の終了を、従来のようにプログラムの実行によって監視
する必要がなくなる。

従って、例えば、単に処理結果のデータを書き込めばよ
いアクセスの場合には、エラー通知線の信号による割り
込みのみを有効にして、アクセス要求を出し、処理装置
は他の処理を開始する。

この場合、正常にアクセスが終了すれば、割り込みは発
生せずに、他の処理が進行する。

エラーがあった場合には、割り込みによって、上記の他
の処理が中断して、前の書き込みアクセスに関するエラ
ー処理を行うことができる。

又、読み出しアクセスにおいて、終了通知線の信号によ
る割り込みも有効にして、アクセス要求後直ちに、次に
実行すべき処理を開始しておき、データが読み出された
ことが、割り込みによって通知されると、現処理を中断
して、油の処理を継続するというような使い方も可能で
ある。

このようにして、処理装置の時間を、すべて有効な処理
に宛て、処理上無効な待ち時間を除くことが可能になる
。

なお、必要な場合には、両信号による割り込みを共にマ
スクすることにより、従来と同様の、プログラムによる
監視により、アクセス動作と完全に同期した動作を行う
こともできる。

〔実施例〕

第１図は本発明の一実施例構成を示すブロック図である
。図において、第２図と同じ構成部分には、同一符号を
付して示す。

本発明により、終了通知線１１及びエラー通知線１２は
、割り込み制御部２０に接続される。

第３図は、割り込み制御部２０の一構成例を示すブロッ
ク図である。

終了通知線工１及びエラー通知線Ｉ２のオン信号は、そ
れぞれマスク用ラッチ２１及び２２がオンの場合に、ゲ
ート２３．２４を通過して、アドレス発生器２５を有効
化する。

ソノ結果、アドレス発生器２５は、それぞれの通知信号
に対応して予め設定されているアドレスを発生し、この
アドレスがマイクロプロセッサ２のアドレスレジスタ２
６に入力される。

アドレスレジスタ２６は、マイクロプログラムを格納す
る制御メモリ２７の記憶アドレスを指定するレジスタで
あり、上記のアドレス人力により、実行中のマイクロプ
ログラムが中断されて、アドレスレジスタ２６に設定さ
れたアドレスの命令が、命令レジスタ２８に読み出され
、該アドレスから始まる割り込み処理プログラムが実行
される。

割り込みによって中断されたプログラムのアドレスは、
アドレスレジスタ２６から退避アドレスレジスタ２９に
退避され、割り込み処理が終了するときの復帰アドレス
として使用される。

マスク用ラッチ２１及び２２は、各種ランチをセット／
リセットする、マイクロプロセッサ２の公知の命令によ
って制御可能なラッチ群の、一部として設けられ、割り
込みを有効にする場合に、プログラムによってオンにセ
ットされる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、記憶装
置アクセスの終了を待つために、処理装置で費やされる
、無効な時間が除かれるので、処理装置の効率を改善す
るという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明一実施例構成のブロック図、第２図は従
来の一構成例ブロック図、 第３図は割り込み制御部の一構成例ブロック図である。 図において、 １は処理装置、　　　　　２はマイクロプロセッサ、３
はデータバッファ、　　４はアクセス制御部、５は主記
憶制御装置、　６は主記憶装置、７．８はデータバス、
　ｌＯはアクセス要求線、１１は終了通知線、　　　１
２はエラー通知線、２０は割り込み制御部、　２１．２
２はマスク用ラッチ、２５はアドレス発生器を示す。 代理人　弁理士　　検問　宏四部自 ？σ 本駈ｅ同６−ズ方牝１フ゛１フ゛口、フ図弔　１　図 イ芝禾の一才侮成゛ｆり・１フ゛ロツフ図謬肖　？　　
図

Claims (1)

【特許請求の範囲】
1. 処理装置（１）が記憶装置（６）にアクセスするに際し
   、該記憶装置（６）は該アクセス動作の正常な終了及び
   エラーによる終了を個別に表示する信号（１１、１２）
   を発生し、該処理装置（１）は該信号（１１、１２）を
   検出して、割り込みを発生する機構（２０）を有し、該
   割り込みの発生は、該処理装置（１）で実行する命令に
   よって制御されるように構成されていることを特徴とす
   る記憶装置アクセス制御方式。