JPH0724033B2 - 開発支援装置 - Google Patents
開発支援装置Info
- Publication number
- JPH0724033B2 JPH0724033B2 JP60291131A JP29113185A JPH0724033B2 JP H0724033 B2 JPH0724033 B2 JP H0724033B2 JP 60291131 A JP60291131 A JP 60291131A JP 29113185 A JP29113185 A JP 29113185A JP H0724033 B2 JPH0724033 B2 JP H0724033B2
- Authority
- JP
- Japan
- Prior art keywords
- break
- central processing
- processing unit
- signal
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Description
【発明の詳細な説明】 （発明の属する技術分野の説明） 本発明は高級言語で開発中のプログラム（以下、単にプ
ログラムと呼ぶ。）の実行を停止するブレーク機能を有
する開発支援装置に関する。
ログラムと呼ぶ。）の実行を停止するブレーク機能を有
する開発支援装置に関する。
従来、この種の装置は第１図に示すようになる。第１図
はプログラムをデバッグするための開発支援装置内のブ
レーク回路であり、１は中央処理装置、記憶装置、入出
力装置より構成される中央処理部（以下、中央処理部と
呼ぶ。）、２はあらかじめ、プログラムをデバッグする
ときにブレークさせたい条件（前記中央処理部に対応す
るアドレス、ステータス、データあるいはタイマ出力な
どの任意の信号の情報を個別あるいは組み合わせること
により構成される。）を設定できるブレーク条件レジス
タ（以下、ブレーク条件レジスタと呼ぶ。）、３は中央
処理部がプログラムを実行するときのアドレス、（以下
単にアドレスと呼ぶ。）、４は中央処理部がプログラム
を実行するときのステータス（以下単にステータスと呼
ぶ。）、５は中央処理部がプログラムを実行するときの
データ（以下、データと呼ぶ。）、６はタイマ出力や強
制ブレーク信号などを含んだ任意の信号（以下、任意信
号と呼ぶ。）、７はブレーク信号である。この回路の動
作は、まず、操作者がブレーク条件レジスタ２に、プロ
グラムをデバッグするためのブレーク条件を設定する。
次に、中央処理部１にプログラムを実行させる。中央処
理部１がプログラムを実行していったとき、アドレス
３、ステータス４、データ５あるいは任意信号６があら
かじめブレーク条件レジスタ２に設定したブレーク条件
を満足したとき、ブレーク条件レジスタ２はブレーク信
号７をアクティブにする。中央処理部１はブレーク信号
７がアクティブになったのを検知すると、プログラムの
実行を停止し、中央処理部が停止したアドレスやその時
のレジスタの内容などを退避するブレーク処理プログラ
ムの実行を開始する。操作者はさらにデバッガープログ
ラムの機能を用いて、プログラムが停止したときの中央
処理部１のレジスタなどを確認し、さらにブレーク条件
レジスタの内容を再設定し、中央処理部１に再びプログ
ラムを実行させる。以上の動作を繰り返しプログラムを
デバッグしていく。
はプログラムをデバッグするための開発支援装置内のブ
レーク回路であり、１は中央処理装置、記憶装置、入出
力装置より構成される中央処理部（以下、中央処理部と
呼ぶ。）、２はあらかじめ、プログラムをデバッグする
ときにブレークさせたい条件（前記中央処理部に対応す
るアドレス、ステータス、データあるいはタイマ出力な
どの任意の信号の情報を個別あるいは組み合わせること
により構成される。）を設定できるブレーク条件レジス
タ（以下、ブレーク条件レジスタと呼ぶ。）、３は中央
処理部がプログラムを実行するときのアドレス、（以下
単にアドレスと呼ぶ。）、４は中央処理部がプログラム
を実行するときのステータス（以下単にステータスと呼
ぶ。）、５は中央処理部がプログラムを実行するときの
データ（以下、データと呼ぶ。）、６はタイマ出力や強
制ブレーク信号などを含んだ任意の信号（以下、任意信
号と呼ぶ。）、７はブレーク信号である。この回路の動
作は、まず、操作者がブレーク条件レジスタ２に、プロ
グラムをデバッグするためのブレーク条件を設定する。
次に、中央処理部１にプログラムを実行させる。中央処
理部１がプログラムを実行していったとき、アドレス
３、ステータス４、データ５あるいは任意信号６があら
かじめブレーク条件レジスタ２に設定したブレーク条件
を満足したとき、ブレーク条件レジスタ２はブレーク信
号７をアクティブにする。中央処理部１はブレーク信号
７がアクティブになったのを検知すると、プログラムの
実行を停止し、中央処理部が停止したアドレスやその時
のレジスタの内容などを退避するブレーク処理プログラ
ムの実行を開始する。操作者はさらにデバッガープログ
ラムの機能を用いて、プログラムが停止したときの中央
処理部１のレジスタなどを確認し、さらにブレーク条件
レジスタの内容を再設定し、中央処理部１に再びプログ
ラムを実行させる。以上の動作を繰り返しプログラムを
デバッグしていく。
この種の装置では、ブレーク条件レジスタ２に設定され
るブレーク条件は機械語レベルであるため、中央処理装
置がブレーク条件を満足して停止する命令もブレーク条
件を満足した機械語命令になる。このため、操作者がプ
ログラムを高級言語で作成し、高級言語のステートメン
ト単位、あるいは一連のステートメントの集合である手
続き単位（以下、高級言語レベル単位と呼ぶ。）でデバ
ッグする場合、ブレークが高級言語レベル単位の途中で
起こると、中央処理部がプログラムの実行を高級言語レ
ベル単位の途中で停止してしまい、高級言語レベルのデ
バッグが行ないにくくなる欠点があった。
るブレーク条件は機械語レベルであるため、中央処理装
置がブレーク条件を満足して停止する命令もブレーク条
件を満足した機械語命令になる。このため、操作者がプ
ログラムを高級言語で作成し、高級言語のステートメン
ト単位、あるいは一連のステートメントの集合である手
続き単位（以下、高級言語レベル単位と呼ぶ。）でデバ
ッグする場合、ブレークが高級言語レベル単位の途中で
起こると、中央処理部がプログラムの実行を高級言語レ
ベル単位の途中で停止してしまい、高級言語レベルのデ
バッグが行ないにくくなる欠点があった。
以下、本発明の実施例を図面に基づいて説明する。第２
図は本発明実施例装置のブロック構成図である。同図に
おいて、１から７までの各符号は第１図と同様のものを
示している。新たに付加された構成について説明する
と、８はRSフリップフロップ、９は第２のブレーク条件
レジスタ、10は第２のブレーク条件レジスタより出力さ
れるブレーク信号、11は論理積ゲート、12は中央処理部
に入力されるブレーク信号、13はRSフリップフロップを
初期化するための信号（以下初期化信号と呼ぶ。）であ
る。次に本装置の動作を説明する。（信号は正論理であ
る。）初めに、第１のブレーク条件レジスタ２に操作者
がブレークさせたいブレーク条件を設定する。さらに第
２のブレーク条件レジスタ９に操作者が高級言語で開発
したプログラムのステートメントの最終アドレスあるい
は一連のステートメントの集合である手続き（以下手続
きと呼ぶ）の最終アドレスをデバッグする範囲で複数個
設定する。第２のブレーク条件レジスタ９にステートメ
ント単位の最終アドレスを設定するか、手続きの最終ア
ドレスを設定するかは操作者のデバッグ方法による。第
２のブレーク条件レジスタ９は中央処理部１より、アド
レス３とステータス４を入力し、中央処理部１が第２の
ブレーク条件レジスタ９に設定したアドレスの命令を実
行したときにブレーク信号10をアクティブにする。な
お、ブレーク信号７、10及び初期化信号13は通常インア
クティブである。操作者が、プログラムを実行させる前
に初期化信号13をアクティブにし、次にインアクティブ
に戻す。これでRSフリップフロップ８は初期状態にな
り、ブレーク信号７′もインアクティブになる。この状
態でプログラムを実行させる。この時、まだ第１のブレ
ーク条件レジスタ２のブレーク条件が満足される前に、
第２のブレーク条件レジスタ９のブレーク条件が満足さ
れ、ブレーク信号10がアクティブになってもブレーク信
号７′はインアクティブであるため、中央処理部に入力
されるブレーク信号12はアクティブにならない。第１の
ブレーク条件レジスタ２のブレーク条件が満足されると
ブレーク信号７がアクティブになりRSフリップフロップ
８の出力であるブレーク信号７′をアクティブにする。
このブレーク信号７′は以後初期化信号13がアクティブ
になるまでアクティブのままである。この状態でブレー
ク条件レジスタ９に設定されたブレーク条件が満足され
るとブレーク条件レジスタ９はブレーク信号10をアクテ
ィブにする。この時ブレーク信号７′と10はともにアク
ティブになるので、中央処理部に入力されるブレーク信
号12がアクティブになる。ここで、中央処理部１はブレ
ーク信号12がアクティブになったことを検知し、プログ
ラムの実行を停止し、ブレーク処理プログラムの実行を
開始する。なお、中央処理部１は条件レジスタ９に設定
されたアドレスの機械語命令を実行してから停止する。
デバッグの対象となるプログラムが高級言語で書かれて
いる場合、高級言語のステートメントあるいは手続きと
機械語との関係は第３図のようになる。14は記憶装置内
の機械語の並びを示し、15、16、17は対応するステート
メントあるいは手続き、すなわち１つのステートメント
あるいは手続きは複数の機械語によって構成される。1
5′、15′、17′はステートメントあるいは手続き15、1
6、17の最終の機械語を含むアドレスを示す。（以下、
最終アドレスと呼ぶ。）18は中央処理部が実行している
機械語のアドレスを示す。第３図で示されるように操作
者がステートメントあるいは手続き15、16、17の単位で
プログラムをデバッグしたい場合、最終アドレス15′、
16′、17′を第２のブレーク条件レジスタ９に設定す
る。第１のブレーク条件レジスタ２には実際にプログラ
ムを停止させたい条件を設定する。たとえば、この条件
がタイマの条件であり、プログラムが開始してからある
一定時間が経過するとブレーク信号７がアクティブにな
るとする。こうして、プログラムの実行を開始し、ある
一定時間が経過してブレーク信号７がアクティブにな
る。このとき、中央処理部１が、アドレス18の機械語命
令を実行中であったとしても、中央処理部１はアドレス
18では停止せずに、最終アドレス16′を実行してから停
止する。このため、操作者は高級言語レベル単位でプロ
グラムをデバッグすることが可能になる。以上の説明で
は高級言語レベル単位の最終アドレスを第２のブレーク
条件レジスタ９に設定する方法について説明したが、第
２のブレーク条件レジスタ９に設定したアドレスの機械
語命令を実行する前に中央処理部１が停止する場合は高
級言語レベル単位の次の先頭アドレスを第２のブレーク
条件レジスタ９に設定すればよい。
図は本発明実施例装置のブロック構成図である。同図に
おいて、１から７までの各符号は第１図と同様のものを
示している。新たに付加された構成について説明する
と、８はRSフリップフロップ、９は第２のブレーク条件
レジスタ、10は第２のブレーク条件レジスタより出力さ
れるブレーク信号、11は論理積ゲート、12は中央処理部
に入力されるブレーク信号、13はRSフリップフロップを
初期化するための信号（以下初期化信号と呼ぶ。）であ
る。次に本装置の動作を説明する。（信号は正論理であ
る。）初めに、第１のブレーク条件レジスタ２に操作者
がブレークさせたいブレーク条件を設定する。さらに第
２のブレーク条件レジスタ９に操作者が高級言語で開発
したプログラムのステートメントの最終アドレスあるい
は一連のステートメントの集合である手続き（以下手続
きと呼ぶ）の最終アドレスをデバッグする範囲で複数個
設定する。第２のブレーク条件レジスタ９にステートメ
ント単位の最終アドレスを設定するか、手続きの最終ア
ドレスを設定するかは操作者のデバッグ方法による。第
２のブレーク条件レジスタ９は中央処理部１より、アド
レス３とステータス４を入力し、中央処理部１が第２の
ブレーク条件レジスタ９に設定したアドレスの命令を実
行したときにブレーク信号10をアクティブにする。な
お、ブレーク信号７、10及び初期化信号13は通常インア
クティブである。操作者が、プログラムを実行させる前
に初期化信号13をアクティブにし、次にインアクティブ
に戻す。これでRSフリップフロップ８は初期状態にな
り、ブレーク信号７′もインアクティブになる。この状
態でプログラムを実行させる。この時、まだ第１のブレ
ーク条件レジスタ２のブレーク条件が満足される前に、
第２のブレーク条件レジスタ９のブレーク条件が満足さ
れ、ブレーク信号10がアクティブになってもブレーク信
号７′はインアクティブであるため、中央処理部に入力
されるブレーク信号12はアクティブにならない。第１の
ブレーク条件レジスタ２のブレーク条件が満足されると
ブレーク信号７がアクティブになりRSフリップフロップ
８の出力であるブレーク信号７′をアクティブにする。
このブレーク信号７′は以後初期化信号13がアクティブ
になるまでアクティブのままである。この状態でブレー
ク条件レジスタ９に設定されたブレーク条件が満足され
るとブレーク条件レジスタ９はブレーク信号10をアクテ
ィブにする。この時ブレーク信号７′と10はともにアク
ティブになるので、中央処理部に入力されるブレーク信
号12がアクティブになる。ここで、中央処理部１はブレ
ーク信号12がアクティブになったことを検知し、プログ
ラムの実行を停止し、ブレーク処理プログラムの実行を
開始する。なお、中央処理部１は条件レジスタ９に設定
されたアドレスの機械語命令を実行してから停止する。
デバッグの対象となるプログラムが高級言語で書かれて
いる場合、高級言語のステートメントあるいは手続きと
機械語との関係は第３図のようになる。14は記憶装置内
の機械語の並びを示し、15、16、17は対応するステート
メントあるいは手続き、すなわち１つのステートメント
あるいは手続きは複数の機械語によって構成される。1
5′、15′、17′はステートメントあるいは手続き15、1
6、17の最終の機械語を含むアドレスを示す。（以下、
最終アドレスと呼ぶ。）18は中央処理部が実行している
機械語のアドレスを示す。第３図で示されるように操作
者がステートメントあるいは手続き15、16、17の単位で
プログラムをデバッグしたい場合、最終アドレス15′、
16′、17′を第２のブレーク条件レジスタ９に設定す
る。第１のブレーク条件レジスタ２には実際にプログラ
ムを停止させたい条件を設定する。たとえば、この条件
がタイマの条件であり、プログラムが開始してからある
一定時間が経過するとブレーク信号７がアクティブにな
るとする。こうして、プログラムの実行を開始し、ある
一定時間が経過してブレーク信号７がアクティブにな
る。このとき、中央処理部１が、アドレス18の機械語命
令を実行中であったとしても、中央処理部１はアドレス
18では停止せずに、最終アドレス16′を実行してから停
止する。このため、操作者は高級言語レベル単位でプロ
グラムをデバッグすることが可能になる。以上の説明で
は高級言語レベル単位の最終アドレスを第２のブレーク
条件レジスタ９に設定する方法について説明したが、第
２のブレーク条件レジスタ９に設定したアドレスの機械
語命令を実行する前に中央処理部１が停止する場合は高
級言語レベル単位の次の先頭アドレスを第２のブレーク
条件レジスタ９に設定すればよい。
さらに、開発支援装置内にプログラムをロードする時、
同時に得られるステートメント番号、あるいは手続き番
号とアドレスとの対応情報を読み取り、自動的に第２の
ブレーク条件レジスタ９にブレーク条件を設定できるよ
うにすればより効率的なデバッグが行なえる。
同時に得られるステートメント番号、あるいは手続き番
号とアドレスとの対応情報を読み取り、自動的に第２の
ブレーク条件レジスタ９にブレーク条件を設定できるよ
うにすればより効率的なデバッグが行なえる。
以上に説明したように、本発明の開発支援装置によれ
ば、高級言語で開発中のプログラムのデバッグがステー
トメント単位、あるいは一連のステートメントの集合で
ある手続きの単位で行なうことが可能である。
ば、高級言語で開発中のプログラムのデバッグがステー
トメント単位、あるいは一連のステートメントの集合で
ある手続きの単位で行なうことが可能である。
第１図は従来の開発支援装置内のブレーク回路図。第２
図は本発明の一実施例である開発支援装置内のブレーク
回路図。第３図は高級言語のステートメントあるいはプ
ロセデュアと機械語との関係を示す図。 １……中央処理部、２……第１のブレーク条件レジス
タ、３……アドレス、４……ステータス、５……デー
タ、６……任意信号、７……第１のブレーク条件レジス
タより出力されるブレーク信号、７′……RSフリップフ
ロップを介したブレーク信号、８……RSフリップフロッ
プ、９……第２のブレーク条件レジスタ、10……第２の
ブレーク条件レジスタより出力されるブレーク信号、11
……論理積回路、12……中央処理部に入力されるブレー
ク信号、13……初期化信号、15、16、17……ステートメ
ント、あるいは手続き15′、16′、17′……対応するス
テートメントあるいは手続きの最後の機械語命令のアド
レス、18……中央処理部が実行している機械語命令のア
ドレス。
図は本発明の一実施例である開発支援装置内のブレーク
回路図。第３図は高級言語のステートメントあるいはプ
ロセデュアと機械語との関係を示す図。 １……中央処理部、２……第１のブレーク条件レジス
タ、３……アドレス、４……ステータス、５……デー
タ、６……任意信号、７……第１のブレーク条件レジス
タより出力されるブレーク信号、７′……RSフリップフ
ロップを介したブレーク信号、８……RSフリップフロッ
プ、９……第２のブレーク条件レジスタ、10……第２の
ブレーク条件レジスタより出力されるブレーク信号、11
……論理積回路、12……中央処理部に入力されるブレー
ク信号、13……初期化信号、15、16、17……ステートメ
ント、あるいは手続き15′、16′、17′……対応するス
テートメントあるいは手続きの最後の機械語命令のアド
レス、18……中央処理部が実行している機械語命令のア
ドレス。
Claims (1)
- 【請求項１】高級言語で開発されたプログラムを実行す
る中央処理部と、前記中央処理部より出力されるアドレ
ス値、ステータス値、データ値及び他の任意の信号を個
々にあるいは組み合わせてブレーク条件が設定され、当
該設定されたブレーク条件となるとその出力信号をアク
ティブにする第１のブレーク条件レジスタと、前記第１
のブレーク条件レジスタの出力信号のアクティブにより
アクティブ状態となりこの状態を保持する保持回路と、
前記高級言語で開発したプログラムのステートメントあ
るいはステートメントの集合である手続きの最終機械語
アドレスが複数個設定され、前記中央処理部が実行する
アドレスが当該設定された最終機械語アドレスと一致す
るとその出力信号がアクティブとなる第２のブレーク条
件レジスタと、前記保持回路が前記アクティブ状態のと
きに前記第２のブレーク条件レジスタの出力信号がアク
ティブになることにより前記中央処理部にブレーク信号
を発生する手段とを備える開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291131A JPH0724033B2 (ja) | 1985-12-23 | 1985-12-23 | 開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291131A JPH0724033B2 (ja) | 1985-12-23 | 1985-12-23 | 開発支援装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62150442A JPS62150442A (ja) | 1987-07-04 |
| JPH0724033B2 true JPH0724033B2 (ja) | 1995-03-15 |
Family
ID=17764852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60291131A Expired - Lifetime JPH0724033B2 (ja) | 1985-12-23 | 1985-12-23 | 開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724033B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598067A (ja) * | 1982-07-03 | 1984-01-17 | Fujitsu Ltd | デ−タ処理装置 |
-
1985
- 1985-12-23 JP JP60291131A patent/JPH0724033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62150442A (ja) | 1987-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423508A (en) | Logic tracing apparatus | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JPH0724033B2 (ja) | 開発支援装置 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| KR20210080398A (ko) | 메모리 내장 자체 테스트 컨트롤러를 이용한 판독 전용 메모리 테스트 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS59202550A (ja) | デバツグ装置 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPS61292757A (ja) | マイクロプログラム制御装置のトレ−ス方式 | |
| JPS62239242A (ja) | デバツク装置 | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS5968066A (ja) | デバツガ起動方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPH0628218A (ja) | マイクロコンピュータのプログラム開発支援装置 | |
| JPS6249454A (ja) | マイクロプログラムのデバツグ支援回路 | |
| JPH07219805A (ja) | インサーキット・エミュレータ | |
| JPS59194251A (ja) | デ−タ処理装置の診断方式 | |
| JPS6277656A (ja) | プログラムデバッグ方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH0194451A (ja) | プログラム開発装置 |