JPS6244850A - 書き込みキヤンセル制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、記憶装置へのデータ書き込み制御、。

に係り、特に処理装置の性能を低下させずに書。

き込み動作の中ヤンセル制御を確実にチェック。

する制御方式に関する。

〔発明の背景〕

処理装置が記憶装置に対して発行したアク七゛ス要求を
キャンセルする方式として、特開昭５５−１２９９６５
号公報に記載のようにアクセス要求。

発行後、異常を検知したとき中ヤンセル信号を・発行し
、アクセス要求をキャンセルする方法が・知られている
。この種のキャンセル信号にょｂ　、Ｉｎアクセス要求
がキャンセルされたことを確実に・チェックするために
は、４＆ヤンセル実行部位が・結果を報告し、処理装置
がその報告を受けるま・で後続の処理を中断するか、発
行済のアクセス。

要求を保存しておき、その報告をチェックする１゜必要
がある。一方、アクセス要求が書き込みで。

ある場合には、処理装置は書き込み要求を発行。

後、その動作に関する処理を終了して後続の処。

理に移行し、処理能力を向上させることができ。

る。　　　　　　　　　　　　　　　　　　　　　　　
２（−従って上記の方式により、後続の処理を中断゛し
た場合は処理装置の性能が低下し％また発行。

済のアクセス要求を保存して後続の処理に移行”した場
合はその制御が複雑化する問題がある。゛これらの問題
は処理装置の処理能力に対して中１ヤンセル実行部の応
答が遅いほど顕著となる。。

〔発明の目的〕

本発明の目的は、前述のごとき問題に対して゛処理装置
の性能低下またはその制御を複雑化す。

ることなく、記憶装置に対する書き込み要求の１（〕キ
ャンセル動作を確実にチェックできるデータ・書き込み
制御方式を提供することにある。

〔発明の概要〕

本発明の特徴とするところは、記憶装置がキ・ヤンセル
動作実行時に処理装置に対してキャン１うセル成功信号
を発行し、本信号により処理装置。

がキャンセル信号発行時にセットしたラッチ回。

路をリセットし％記憶装置に対する次の書き込。

み要求発行時にこのラッチ回路がリセットされ。

ていることをチェックするようにしたことであ。。

る。

〔発明の実施例〕

以下、本発明の一実施例を第１図により説明・する。

第１図は本発明に係る処理装置１と記憶装置・２の構成
を示し１本発明に直接関係する部分の・み記述し、他は
省略しである。処理装置１内の・要求発行制御ｓ３が記
憶装置２へ発行する書き・込み要求信号（以下ＷＲＥＱ
と称する）は処理装装置１内の要求ギャンセル制御部４
にも送付され＋＋する。これにより要求キャンセル制御
部４は当該。

要求をキャンセルすべきか判断し、その必要が。

有る場合は記憶装置２へ書き込み要求中ヤンセ。

ル信号（以下ＷＣＣＬと称する）を発行する。ま。

たＷＣＣＬにより処理装置１内のラッチ回路５を１、セ
ットする。なお誉き込み要求をキャンセルす。

る理由は、ＷＲ凹Ｑの誤発行または発行情報の異常、さ
らには先行制御により先行して発行した。

要求の卆ヤンセル等が有る。

一方ＷＲＥ！Ｑおよび引続いてＷＣＣＩＪを受は取り・
　６　・ た記憶装置２内の書き込み起動制御部６は、ＴＲＩ！ｌ
ζにより処理装置１に対する書き込み要求ビジー。

信号（以下ＶＢＢＹと称す）をセットする。また。

ＷＲＩ！ＩＱおよびｗｃｃｙ、＋により書き込み動作の
中断。

または無効化を行ない、それを実行した結果と５して中
ヤンセル成功信号（以下ＷＣＣＬＯＫと称。

す）を処理装＃１へ発行するとともにセットさ。

れていたＶＢＢＹをリセットする。処理装置１は。

ＷＲＩＩＱおよびＷＣＣＬ発行後当該書き込み要求。

の処理を終了して、後続の処理を実行しているｌＯため
（但し、ＶＢＢＹがセットされているため　・記憶装置
２への書き込み処理はできない）、　　・ＷＣＣＬＯＫ
受は取り時にはその処理ができず、・単にラッチ回路５
のリセットが行われるのみで・ある。かくして、後続の
処理にて記憶装置２へ１５の書き込み要求が発生した時
、ラッチ回路５が。

リセットされていることをチェックして次の　。

ＷＲＪ！Ｑを発行する。このチェックは直前の書き。

込み要求をキャンセルし九場合のみでも、また。

無条件に毎回性なってもよい。　　　　　　　　２゜・
　４　・ 以上により、処理装置１が処理を中断するこ。

となく、処理装置１が発行した書き込み動作の。

中ヤンセル要求が記憶装置２で実行されたこと。

を確実にチェックできる。

〔発明の効果〕

本発明によれば、比較的簡単な構成で書き込。

み動作のキャンセル失敗が検出でき、情報処理。

システムの誤処理を防止できる。さらに、処理。

装置が書き込み要求発行後、上記目的のために゛後続の
処理を中断する必要がなく、その性能を田有効に発揮で
きる効果がある。

【図面の簡単な説明】

第１図は本発明による処理装置と記憶装置の・ブロック
図である。 １・・・処理装置　　　　　　　　　　　　　　　　１
う２・・・記憶装置 ３・・・要求発行制御部 ４・・・要求中ヤンセル制御部

Claims (1)

【特許請求の範囲】
1. 処理装置が記憶装置に対して発行済みの書き込み要求を
   キャンセルする機構を備え、かつ書き込み要求発行後記
   憶装置での処理終了を待たずに後続の処理動作を行なう
   制御方式において記憶装置内に処理装置からの書き込み
   要求とキャンセル信号により書き込み処理を中止した後
   にキャンセル成功信号を処理装置に返送する書き込み起
   動制御部を備え、また処理装置内にキャンセル信号発行
   時にセットし、前記キャンセル成功信号によってリセッ
   トするラッチ回路を備え、処理装置が記憶装置に書き込
   み要求を発行する時に前記ラッチがリセット状態である
   ことをチェックすることを特徴とする書き込みキャンセ
   ル制御方式。