JPS58121190A - 記憶制御方式 - Google Patents
記憶制御方式Info
- Publication number
- JPS58121190A JPS58121190A JP57000960A JP96082A JPS58121190A JP S58121190 A JPS58121190 A JP S58121190A JP 57000960 A JP57000960 A JP 57000960A JP 96082 A JP96082 A JP 96082A JP S58121190 A JPS58121190 A JP S58121190A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- writing
- error
- main memory
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は主記憶装置への書込み動作にライトスル一方式
を採用するバッファ記憶装置の書込み時のアクセスタイ
ム短縮に有効な記憶制御方式に関するものである。
を採用するバッファ記憶装置の書込み時のアクセスタイ
ム短縮に有効な記憶制御方式に関するものである。
従来技術
バッファ記憶装置ｖ有する電子計算機では、主記憶装置
の膏込みをバッファ記憶装置への書込みと同時に行なう
方式すなわち、ライトスル一方式を取ることが多い。
の膏込みをバッファ記憶装置への書込みと同時に行なう
方式すなわち、ライトスル一方式を取ることが多い。
ライトスル一方式ではバッファ記憶装置の書込みと主記
憶装置への書込みン同時行なうため。
憶装置への書込みン同時行なうため。
処理装置への書込み終了の応答信号は主記憶装置および
バッファ記憶装置の両者に正しく書込みが行なわれたこ
とによって発せられなければならない。しかし一般にバ
ッファ記憶装置では高速性が要求され、書込み時のエラ
ー判定も早く行なうことができるが、主記憶装置でのエ
ラー判定はバッフ７記憶装置のエラー判定より遅い。従
って畜込み終了の応答信号は主記憶装置でのエラー判定
を認識したものでなければならず、バッファ記憶装置が
付加されても書込み動作に関する性能向上に至らない。
バッファ記憶装置の両者に正しく書込みが行なわれたこ
とによって発せられなければならない。しかし一般にバ
ッファ記憶装置では高速性が要求され、書込み時のエラ
ー判定も早く行なうことができるが、主記憶装置でのエ
ラー判定はバッフ７記憶装置のエラー判定より遅い。従
って畜込み終了の応答信号は主記憶装置でのエラー判定
を認識したものでなければならず、バッファ記憶装置が
付加されても書込み動作に関する性能向上に至らない。
従来では書込み動作をバッファ記憶装置のエラーチーツ
ク結果のみを判定して書込み動作の完了とみなす場合、
主記憶装置でエラーが検出され主記憶装置の誓込み動作
が正常に行なわれないことも考えられる。このような場
合バッファ記憶装置と主記憶装置の内容不一致となり、
重大な誤動作に至ることかあり、主記憶装置の優込み動
作完了χ判定して次のデータ処理に移る必要があった。
ク結果のみを判定して書込み動作の完了とみなす場合、
主記憶装置でエラーが検出され主記憶装置の誓込み動作
が正常に行なわれないことも考えられる。このような場
合バッファ記憶装置と主記憶装置の内容不一致となり、
重大な誤動作に至ることかあり、主記憶装置の優込み動
作完了χ判定して次のデータ処理に移る必要があった。
発明の目的
本発明の目的は書込み動作の終了応答信号を高速化し、
処理性能を向上させた記憶制御方式Ｙ提供することにあ
る。
処理性能を向上させた記憶制御方式Ｙ提供することにあ
る。
本発明は書込み動作時にバッファ記憶装置で検出される
エラーのみ！書込み動作終了の応答信号に反映して、主
記憶装置で検出されるエラーは応答信号に反映しないよ
うにすることによって高速化をはかるものであり、主記
憶装置側でエラー検出された場合にはバッファ記憶装置
。
エラーのみ！書込み動作終了の応答信号に反映して、主
記憶装置で検出されるエラーは応答信号に反映しないよ
うにすることによって高速化をはかるものであり、主記
憶装置側でエラー検出された場合にはバッファ記憶装置
。
主記憶装置間で必要によりリトライ動作７行なう。そし
てＩＪ ）ライにて不成功の場合は、バッファ記憶装置
と主記憶装置の内容不一致であるから、処理装置に対し
２て割込みによって報告する。
てＩＪ ）ライにて不成功の場合は、バッファ記憶装置
と主記憶装置の内容不一致であるから、処理装置に対し
２て割込みによって報告する。
発明の実施例とその効果
以下、本発明の実施例を第１図により説明する。畜込み
動作は処理装置１からのデータは・くッファ記憶装置２
へ送られ、チェック回路門でチェックされ、格納される
。正常であれば応答回路２４で応答信号が発せられ終了
する。これと同時にデータは主記憶制御装置４ン介し７
て主配憶装置５に与えられ、壷込み動作が行なわれる。
動作は処理装置１からのデータは・くッファ記憶装置２
へ送られ、チェック回路門でチェックされ、格納される
。正常であれば応答回路２４で応答信号が発せられ終了
する。これと同時にデータは主記憶制御装置４ン介し７
て主配憶装置５に与えられ、壷込み動作が行なわれる。
主記憶装置５のチーツク回路５５でエラーが検出される
と主記憶装置ｉ１５の書込み動作は行なわれず、主記憶
装置６とバッファ記憶装置１２の内容に不一致が生ずる
。間けつ的なエラーヶ救消する方法として、主記憶装ｆ
ｉｌｉ３の応答口％５４からのエラ一応答信号５２によ
り、リトライ制御回路２５ン起動する。リトライ制御回
路２５は主記憶制御回路４ン起動し、主記憶制御装置４
０間で規定回数の書込み動作が行なわれる。従って主記
憶制御装置４はこの間データ乞保持している。
と主記憶装置ｉ１５の書込み動作は行なわれず、主記憶
装置６とバッファ記憶装置１２の内容に不一致が生ずる
。間けつ的なエラーヶ救消する方法として、主記憶装ｆ
ｉｌｉ３の応答口％５４からのエラ一応答信号５２によ
り、リトライ制御回路２５ン起動する。リトライ制御回
路２５は主記憶制御回路４ン起動し、主記憶制御装置４
０間で規定回数の書込み動作が行なわれる。従って主記
憶制御装置４はこの間データ乞保持している。
このＩＪ ）ライ動作中は処理装置１が一際介入しない
ので処理装置１は本来のデータ処理を続けることができ
る。
ので処理装置１は本来のデータ処理を続けることができ
る。
規定回数のりトライにおいても主記憶装置６の書込み動
作が正常に行なうことができなかったときは１割込み信
号２６によって処理装［１に対して割込みＹかける。処
理装置１はこの割込みによって、主記憶装［３と、バッ
ファ記憶装置１２の内容に不一致があることを知ること
ができ、処理の中止、再試行等の処置がとれる。
作が正常に行なうことができなかったときは１割込み信
号２６によって処理装［１に対して割込みＹかける。処
理装置１はこの割込みによって、主記憶装［３と、バッ
ファ記憶装置１２の内容に不一致があることを知ること
ができ、処理の中止、再試行等の処置がとれる。
図においてチーツク回路２５からリトライ制御回路２５
への接続は、チェック回路２６でエラーが検出されたと
き、主記憶装置６への書込み動作を行なっても無意味で
あり、書込み動作を抑止するように働く。
への接続は、チェック回路２６でエラーが検出されたと
き、主記憶装置６への書込み動作を行なっても無意味で
あり、書込み動作を抑止するように働く。
発明の効果
本発明によって処理装置の書込み終了待ち時間が短縮さ
れ、処理装置は次のデータ処理を行たりことができ、処
理性能が向上する。ｊなわち従来は、主記憶装置の書込
み動作完了でたけれは次のデータ処理できないが、バッ
ファ記憶装置の書込み動作完了時点で次のデータ処理を
・行なうことができる。
れ、処理装置は次のデータ処理を行たりことができ、処
理性能が向上する。ｊなわち従来は、主記憶装置の書込
み動作完了でたけれは次のデータ処理できないが、バッ
ファ記憶装置の書込み動作完了時点で次のデータ処理を
・行なうことができる。
図は本発明の一実施例〉示すブロック図である。
１・・・処理装置、２・・・バッファ記憶装置、３・・
・主記憶装置、４・・・主記憶制御装置、２５．５５・
・・エラーチェック回路、２４．６４・・・応答回路、
２５・・・リトライ制御回路。 代理人升理士 薄 １）利 辛
・主記憶装置、４・・・主記憶制御装置、２５．５５・
・・エラーチェック回路、２４．６４・・・応答回路、
２５・・・リトライ制御回路。 代理人升理士 薄 １）利 辛
Claims (1)
- 記憶装置としてバッファ記憶装置と主記憶装置を具備し
、書込み動作にライトスル一方式な採る記憶制御方式に
おいて、バッファ記憶装置において書込みデータのチェ
ックをして書込みを行ない、処理装置に応答信号を帰す
ことにより記憶装置としての書込みが行なわれたものと
し、主記憶装置にてエラーが生じた場合は処理装置へ割
込みｔかけることを特徴とする記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000960A JPS58121190A (ja) | 1982-01-08 | 1982-01-08 | 記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000960A JPS58121190A (ja) | 1982-01-08 | 1982-01-08 | 記憶制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58121190A true JPS58121190A (ja) | 1983-07-19 |
Family
ID=11488215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57000960A Pending JPS58121190A (ja) | 1982-01-08 | 1982-01-08 | 記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121190A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008036353A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Corp | 医用画像保管装置 |
-
1982
- 1982-01-08 JP JP57000960A patent/JPS58121190A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008036353A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Corp | 医用画像保管装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI92262C (fi) | Joustava väyläjärjestelmä | |
| JPH04338849A (ja) | 記憶エラー訂正方法及び過剰エラー状態を報告する方法 | |
| US20090164683A1 (en) | Read Status Controller | |
| JPS62182954A (ja) | 一致回路を備えたメモリ装置を含むデ−タ処理装置と方法 | |
| JPS58121190A (ja) | 記憶制御方式 | |
| DE69227267D1 (de) | Datencache-Speicher und Verfahren zur Speicherfehlerbehandlung während Zurückschreiben | |
| JP3534917B2 (ja) | メモリアクセス制御方法 | |
| JPS56127262A (en) | Peripheral storage controller | |
| JPS5850049A (ja) | 多重論理装置システム | |
| JPS603769A (ja) | エラ−回復方法 | |
| JP2614677B2 (ja) | 記憶装置への書き込み制御方式 | |
| JPH06175960A (ja) | アドレス確認方式 | |
| JPS6244850A (ja) | 書き込みキヤンセル制御方式 | |
| JPS59207080A (ja) | キヤツシユ記憶制御装置 | |
| JPH0192857A (ja) | 記憶装置 | |
| JPS61281345A (ja) | フア−ストイン・フア−ストアウトレジスタ制御回路 | |
| JPS59125453A (ja) | リトライ方式 | |
| JPS5853098A (ja) | バツフア・ストレ−ジのログ・コントロ−ル方式 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH01189745A (ja) | メモリ書込み方式 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPS5966759A (ja) | 固定デイスク操作装置 | |
| JPS6325380B2 (ja) | ||
| JPH10143444A (ja) | 障害処理方式 | |
| JPH03150649A (ja) | アドレス変換バッファの障害処理装置 |