JPH01271853A - 電子卓上計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、制御＋ｌｌＫ報を記憶する制宿目１？報記憶
装置から所望の内部制御プログラムを読出して所定の演
算処理や制御処理を実行する内部制御プログラム機能イ
・１の電ｒ中１ｘ　ｉｉｌ算機に関するものである。

〔従来の技術〕

従来、この神の内部制御プロクラム機ｆ）ヒ（すの電子
卓上計算機としては、例えば第２図に示すシステム構成
を有したものがある。図において、６は計算機本体回路
で、この計算機本体回路６は６１算処理や制御処理を実
行するプロセッサ１を中心に構成されている。即ち、プ
ロセッサ１を中心に制御情報を記憶する制御情報記憶装
置２が設りられ、また、この制御情報記憶装置２とは異
なり、記憶されたデータの読出し及び書込みが高速で実
行可能なキャッジ；Ｌ機構が備えられている。このキャ
ッシュ機構は、制御処理を実行するギャッンユコントロ
ーラ４とそのコントロール部の制御データに対応したデ
ータが格納されるデータキャッシュ３から構成されてい
る。通常、上記キャッシュ機構にはデータの読出し及び
、ｊｒ込みが高速に実行出来るメモリ素子か搭載される
が、このメモリ素子の記憶界ｈ１は制御情報記憶装置２
のメモリ素子の記憶容量に比へると小さくなってぃる。

なお、図中ａ、ｂ、ｆはアドレスバス、Ｃ１ｄはデータ
バス、ｇはシステムバスである。

次に第２図の回路の動作について説明する。プロセッサ
１の演算処理もしくは制御処理の実行に際して、先ずそ
の処理を実行するだめの制御情報が格納されている制御
情報記憶装置２の記憶アドレスがアドレスバスａを経由
してキャッシュコントローラ４及び制御情報記憶装置２
に送出される。キャッシュコントローラ４は、送出され
て来た記憶アドレスに従ってデータキャッシュ３に目的
とする制御情報が格納されているかどうかを確認し、デ
ータキャッシュ３に目的とする制御情報があればデータ
キャッシュ３からその制御情報を読出し、データバスＣ
を経由してプロセッサ１に出力する。そして、プロセッ
サ１は、制御情報記憶装置２からの制御情報を解読し、
演算処理もしくは制御処理を実行した後、その処理結果
を制御情報に指定された記憶アドレスに従って制御情報
記憶装置２もしくはデータキャッシュ３に記録する。同
時に、次に実行すべき制御情報を格納しである記憶アド
レスを泪算し、アドレスバスａに出力する。

このように、制御情報記憶装置２から制御指令を読出し
、プロセッサ１によりその制御指令を解読して演算処理
もしくは制御処理を行うようになっている。

（発明が解決しようとする課題〕 従来の内部制御プログラム機能付電子卓上３４算機は以
上のように構成されており、プログラマ−によって指令
された制御情報の記憶アドレス情報に従って目的とする
制御情報を読出し演算処理もしくは制御処理を実行した
後、その処理結果を同じく制御情報の記憶アドレス情報
に従って記録する事により、一連の制御処理を実行して
いる。このため、プログラマ−の過誤の不正指令により
制御情報記憶装置２の記憶容量以上のアドレスを指定し
た場合、あるいはハードウェアが故障した場合、処理の
際に利用される制御データはプログラマ−の期待するデ
ータではなくなり、誤った処理結果しか得られないと共
に、正しく実行された処理結果が正しく制御情報記憶装
置２に記憶されないという問題点があった。

本発明は、かかる問題点に鑑みてなされたもので、ハー
ドウェアの故障が発生した場合、プログラマ−の過誤に
よって実際に実装されている制御記憶容量具」−のアド
レスを指示した制御情報が実行された場合に、正しく不
正アドレスエラーとしてプログラマ−に知らせる事がで
き、演算処理もしくは制御処理を正しく実行することが
できる電子卓上計算機を提供することを目的としている
。

〔課題を解決するための手段〕

本発明に係る電子卓上計算機は、制御情報を記憶する制
御情報記憶装置を有し、この制御情報記憶装置から制御
指令を読出してその制御指令を実行する内部制御プログ
ラム機能付電子卓上計算機においては、顔面制御情報記
憶装置の有効な制御情報の格納されるアドレス情報を記
憶するアドレス情報記憶装置を設け、制御情報の読出し
及び書込み時に該情報のアドレスがそのアドレス情報記
憶装置に格納されているかどうかを検知するようにした
のである。

〔作用〕

本発明の電子ＩＬ上上等算機おいては、制御情報記憶装
置の有効な制御情報の格納されるアドレス情報を記憶す
るアドレス情報記憶装置が設けられており、制御情報の
読出し及び書込み時に該制御情報のアドレスがそのアド
レス情報記憶装置に格納されているかどうかが検知され
る。このため、制御記憶容量以上のアドレスが指示され
た場合、不正アドレスエラーとしてプログラマ−に知ら
せる事が出来る。

〔実施例〕

以下、本発明の一実施例を第１図に基づいて説明する。

第１図はこの発明に係る電子卓上計算機のシステム構成
図で、第２図と同一符号は同一構成要素を示している。

図中、７は計算機本体回路を示し、この計算機本体回路
７には、制御情報記憶装置２の有効な制御情報の格納さ
れるアドレス情報を記憶するアドレス情報記憶装置５が
設けられており、制御情報の読出し及びＰ）込み地に該
制御端？ｌＪのフ′トレスかそのア１くレスナ青ｆ戻１
．′己憶装置５に格納されているかどうかか検知される
。このアドレス情報泥土０装置５は、プロセッサ１とア
ドレスバスａを通して接続されており、また、制御情報
記憶装置２とシステムバスｇを接続しているアドレスバ
スｂとも接続されている。

また、上記アドレス情報記憶装置５は、プロセッサエの
制御情報のアクセス動作時にアドレスバスａのアドレス
を確認すると共に、システムバスｇより制御情報記憶装
置２に人出力される制御情報のアドレスを確認すること
により、不正なアドレスが検出された場合、プロッサ１
に不正終了報告をアトレス不正ハ゛スｈを縁由して報告
されるようになってる。そして、その時のアドレス情報
を保持する機能もこのアドレス情報記憶装置５はイーｊ
しており、オペレータの操作により上記不正アドレス情
報が確認出来るようになっている。

次に、第１図の回路の全体的動作について説明する。オ
ペレータがこの電ｒ−電卓計算機を使用する時には、最
初に制御情報記憶装置２がどれ位の容」Ｈを保持してい
るか、どのような入出力装置がシステムバスｇに接続さ
れているのかを確認するプログラムが自動的に実行され
る。このブロクラムでは、制御情報記憶装置２の最大実
装置■能アドレスまで順次、アドレスバスａを経由して
書込みと読出し動作を実行し、正しく書込み動作が実行
されるかどうかをアドレス情報記憶装置５に記録してお
く。その後、続いて所望の制御プログラムの動作が実行
される。

」二面制御プログラムの実行に際して、先ずプロセッサ
１は先行の制御情報が格納されている記憶アドレスをア
ドレスバスａに出力する。そして、この記憶アドレスに
よってキャッジ；Ｌコントローラ４に起動がかけられ、
データキャッシュ３に目的とする制御情報が格納しであ
るかどうかか確認される。同時に、アドレス情報記憶装
置５はその記憶アドレスが有効なメモリバンク（記憶ア
ドレスを４にバイト単位で分割したもの）であるかどう
か確認し、もし有効なメモリバンクであることが分れば
不正アドレス処理を行わず、データキャッシュ３からの
制御情報の読出し動作を実行する。

この時、プロセッサ１から実装されている記憶アドレス
以外の記憶アドレスかアドレスバスａに送出されると、
アドレス情報記憶装置５は、アドレス不正バスｈを経由
して不正アドレス処理の要求を出す。この手圧アドレス
処理の要求が出されると、プロセッサ１はアドレス土圧
処理制御に入り、オペレータへのアドレス不正通知を実
行する。

また、システムバスｇを経由しての制御情報記憶装置２
へのアドレスアクセス動作においても、同様にアドレス
情報記憶装置５は記憶アドレスの確認作業を実行し、ア
ドレス不正か検知されるとアドレス不正バスｈを経由し
てアトレス不正処理の動作を実行する。

〔発明の効果） 以上説明したように、本発明によれば、プログラマの過
誤による不正命令やハードウェアの故障によフて起こる
制御記憶容量以上の記憶アドレス指定動作が行われた場
合に演算処理もしくは制御処理を停止することができ、
従フて正しい処理結果が失われるのを防止することがで
き、正しく実行された処理データを確実に記憶すること
ができると共に、誤ったデータを得ることがないという
効果がある。

【図面の簡単な説明】

第１図は本発明に係る電子卓ト計算機のシステム構成を
示すブロック図、第２図は従来の電子屯上計算機のシス
テム構成を示すブロック図である。 １はプロセッサ、２は制御記憶装置、３はデータキャッ
シュ、４はキャッジ；Ｌコントローラ、５はアドレスｈ
’ｉ報記憶装置、７はｄ１算機本体回路である。 なお、図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 制御情報を記憶する制御情報記憶装置を有し、この制御
   情報記憶装置から制御指令を読出してその制御指令を実
   行する内部制御プログラム機能付電子卓上計算機におい
   て、前記制御情報記憶装置の有効な制御情報の格納され
   るアドレス情報を記憶するアドレス情報記憶装置を設け
   、制御情報の読出し及び書込み時に該制御情報のアドレ
   スがそのアドレス情報記憶装置に格納されているかどう
   かを検知するようにしたことを特徴とする電子卓上計算
   機。