JPH0594379A - 共有メモリ制御方式 - Google Patents

Abstract

(57)【要約】 【目的】プロセッサ間の共有メモリで障害が発生した場
合のシステムの有用性を高める。 【構成】ＦＦＡ１２０が設定されている場合、書込みア
クセスでは両メモリアクセスで障害が発生したときの
み、メモリアクセス制御手段１０５に障害を通知して異
常終了させ、読出しアクセスでは一方のメモリアクセス
で障害が検出された場合、メモリアクセス制御手段１０
５に対しアクセス先切替え指示を行い、正常なメモリデ
ータを読み出す。またメモリの障害状態をＦＦＢ１０
８，１０９に保持し、一度障害の発生したメモリへのア
クセスは以降強制的に障害とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数のプロセッサ間のデ
ータ共有を可能とする共有メモリ制御方式に関し、特に
プロセッサから共有メモリへのアクセスで障害が発生し
た場合の共有メモリ制御方式に関する。

【０００２】

【従来の技術】図２は従来のプロセッサの共有メモリ制
御方式の一例を示すブロック図である。図２において、
プロセッサ２０１はメモリ２０３を有する。またプロセ
ッサ２０２は同様にメモリ２０４を有する。メモリ２０
３，２０４はプロセッサ２０１及び２０２から成るシス
テムの共通データを格納する。

【０００３】プロセッサ２０１とプロセッサ２０２が接
続されていない場合のアクセス動作について先ず説明す
る。この場合メモリ２０３またはメモリ２０４のデータ
はプロセッサ２０１，２０２間で共有されず、各プロセ
ッサ固有のデータである。プロセッサ２０１からメモリ
２０３に対するデータのリード／ライト動作はアクセス
パス２０８を介して行われる。アクセスの正常性はエラ
ー検出回路（以下ＤＥＴ）２０６で確認する。異常が検
出された場合はメモリ２０３のアクセスは異常終了とな
る。

【０００４】次にプロセッサ２０１とプロセッサ２０２
を接続した場合は、各プロセッサ２０１，２０２はメモ
リ２０３，２０４の両メモリをアクセスできる。データ
ライトではプロセッサ２０１は両メモリ２０３，２０４
に対して同一データを書き込む。プロセッサ２０２も同
様である。この制御によりメモリ２０３とメモリ２０４
のデータ内容は等しくなり、物理的には２つメモリが存
在するが、プロセッサのソフトウエアからはあたかもメ
モリのデータを扱うように見え、メモリ２０３，２０４
はプロセッサ２０１，２０２間の共有メモリとして扱う
ことができる。また一般的にデータリードはプロセッサ
自身の有するメモリをリードする。

【０００５】このような共有メモリ制御では、両物理メ
モリ２０３，２０４のデータの同一性を保つ必要がある
ため、障害が発生したメモリアクセスはすべて異常終了
としていた。先ずデータライトでは両メモリに対して同
一データを書き込むが、一方のメモリに対するアクセス
が失敗したときはメモリ２０３とメモリ２０４のデータ
の同一性が損なわれる。またデータリードで障害が発生
したときはメモリ２０３の内容は保障されていないため
である。

【０００６】

【発明が解決しようとする課題】一般的にメモリ素子の
故障率は高いので、数々の対策が講じられている。代表
的なものとしては故障ビットを検出して訂正するＥＣＣ
（ＥＲＲＯＲ ＣＯＲＲＥＣＴＩＯＮ ＣＯＤＥ）があ
る。またプログラムデータのようなデータの内容が変更
されることのないものが格納されているメモリの場合
は、障害が発生すると、再度データをソースからロード
することにより復旧する方法もとられている。但し前者
のＥＣＣはハードウエアのゲート数が多段に亘るため、
遅延時間に余裕のない装置ではこの方法を採用すること
はできない。また後者のデータを再ロードする方法は固
定的な内容のデータのみに限られる。

【０００７】上述の従来技術の共有メモリに格納するデ
ータは、データとしてプロセッサシステムにとって非常
に重要なデータや、プロセッサ間に共通なデータであ
り、共有メモリの障害はプロセッサシステム全体に及
ぶ。片方の共有メモリの障害で両プロセッサが障害にな
ってしまうので非常に問題である。またプロセッサ間の
遅延時間や格納されるデータの性格上、障害対策として
上記ＥＣＣや再ロードによる復旧策は採用できないとい
う欠点がある。

【０００８】

【課題を解決するための手段】本発明の共有メモリ制御
方式は、互いに接続されているプロセッサは互いに接続
先プロセッサの有するメモリをアクセス可能であり、デ
ータ書込みでは自プロセッサが有するメモリにデータを
書き込むと共に前記接続先プロセッサの有する前記メモ
リへも同一データを書き込むことにより前記プロセッサ
間でデータ共有を可能とする共有メモリ制御方式におい
て、外部から設定可能な継続動作モード指定手段と、前
記メモリへのアクセスが書込み要求であって、継続動作
モード指定がなされていない場合は前記自プロセッサの
有するメモリに対する第１のアクセスまたは前記接続先
プロセッサの有するメモリに対する第２のアクセスの何
れかで障害が検出されるとメモリアクセス制御手段に対
してメモリアクセス障害を通知し、前記継続動作モード
指定手段により前記継続動作モード指定がなされている
場合は前記第１のアクセス及び前記第２のアクセスの両
アクセスで障害を検出したときのみ前記メモリアクセス
制御手段に対してメモリアクセス障害を通知する前記プ
ロセッサの第１の障害制御手段と、前記メモリアクセス
がデータ読出し要求であって、前記継続動作モード指定
がなされていない場合は前記第１のアクセスまたは前記
第２のアクセスの何れかで障害が検出されると前記メモ
リアクセス制御手段に対してメモリアクセス障害を通知
し、前記継続動作モード指定手段により前記継続動作指
定がなされている場合は前記第１のアクセスまたは前記
第２のアクセスの何れかで障害が検出されると要求先切
替え指示を前記メモリアクセス制御手段に対して発行す
る第２の障害制御手段と、一度障害が発生した前記メモ
リに対するアクセスでは以降固定的に障害を検出させ前
記第１の障害制御手段または前記第２の障害制御手段に
対して通知する前記メモリ毎に設けた前記プロセッサの
障害状態保持手段とを備え、前記メモリアクセス制御手
段は前記第１の障害制御手段または前記第２の障害制御
手段から前記メモリアクセス障害通知を受けた場合はメ
モリアクセス処理を異常終了し、前記第２の障害制御手
段からの要求先切替え指示を受けた場合はアクセス先を
切り替えてデータ読出し要求を再発行することによりメ
モリアクセス処理を継続することを特徴とする。

【０００９】

【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の共有メモリ制御方式の一実施例を示
すブロック図である。本実施例は図２に示した従来例と
比べて、動作継続モードフリップフロップ（以下ＦＦ
Ａ）１２０と、第１の障害制御手段（以下ＣＴＡ）１１
４と、第２の障害制御手段（以下ＦＣＴＢ）１１５と、
メモリアクセス制御手段１０５及びメモリ毎のエラー保
持フリップフロップ（以下ＦＦＢ）１０８，１０９が異
なる。ＤＥＴ１０６，１０７は図２におけるＤＥＴ２０
６，２０７に相当する。

【００１０】ＦＦＡ１２０は外部から設定可能なフリッ
プフロップである。ＦＦＡ１２０の値が論理“０”であ
るときのプロセッサ１０１の動作は図２で説明した従来
例の動作と同じである。書込みアクセスではプロセッサ
１０１は両メモリ１０３，１０４に対して同一データの
書込みを行うが、どちらか一方のアクセスで障害が発生
した場合の書込み処理は異常終了とする。また、読出し
アクセスでは一般的にプロセッサ１０１は自分のメモリ
１０３のデータを読みにくいが、この時障害が発生する
とアクセスは異常終了となる。

【００１１】次にＦＦＡ１２０の値が論理“１”の場合
について説明する。 （１）書込みアクセス プロセッサ１０１からの書込みアクセスはメモリ１０３
とメモリ１０４の両方に行われる。メモリ１０３に対す
るアクセスの正常性はＤＥＴ１０６にてチェックされ
る。エラーがなければ正常終了し、エラーが検出された
場合はＦＦＢ１０８に設定される。メモリ１０４に対す
るアクセスも同様にＤＥＴ１０７にてその正常性がチェ
ックされ、エラーが検出された場合はＦＦＢ１０９が設
定される。書込みアクセスの場合ＲＥＡＤ指定１１９は
論理“０”となっており、ＦＣＴＡ１１４が有効であ
る。ＦＣＴＡ１１４は動作継続モードであることを認識
し、ＦＦＢ１０８，１０９の出力が共に論理“１”であ
るときのみメモリアクセス障害通知１１７をメモリアク
セス制御手段１０５に対して行う。メモリアクセス制御
手段１０５は共有メモリ１０３，１０４に対するアクセ
スを異常終了する。

【００１２】ＦＦＢ１０８，１０９のどちらか一方のみ
が設定されている場合は、メモリアクセス障害通知は行
わないので、メモリアクセス制御手段１０５は書込み動
作が正常終了したと認識する。また、ＦＦＢ１０８，１
０９は一度メモリアクセスで障害が発生するとその状態
を保持する。即ちその後の同メモリに対するアクセスは
すべて障害に見る。これにより以降のメモリアクセスで
他方のメモリにのみ障害が発生した場合にも、漏れなく
メモリアクセス制御手段１０５に対しメモリアクセス障
害通知を行うことができる。尚プロセッサ１０２からの
共有メモリ１０４，１０３アクセスも同様である。

【００１３】（２）読出しアクセス プロセッサ１０１からの読出しアクセスはメモリ１０３
に対して行う。アクセスの正常性はＤＥＴ１０６でチェ
ックされる。エラーが無ければ正常終了し、エラーがあ
った場合はＦＦＢ１０８が設定される。読出しアクセス
の場合ＲＥＡＤ指定１１９は論理“１”となっており、
ＦＣＴＢ１１５が有効である。ＦＣＴＢ１１５は動作継
続モードであることを認識してメモリアクセス制御手段
１０５に対して要求先切替え指示１１８を発行する。メ
モリアクセス制御手段１０５はこの指示１１８をうけて
読出しアクセス先をメモリ１０４に変更して再度読み出
す。メモリ１０３とメモリ１０４の内容は等しいため、
あたかも正常に読出し動作が行われたように処理され、
データの不都合も発生しない。

【００１４】尚ＦＦＢ１０８，１０９は該当するメモリ
の障害を保持しているため、一度障害が発生すると以降
のアクセスはすべてエラーとなる。これにより正常なメ
モリのみをアクセスすることができる。

【００１５】以上説明した通り本実施例によれば、動作
継続モードでは一方のメモリアクセスで障害が発生した
とき、残りのメモリに対するアクセスが正常に行われれ
ば両メモリ１０３，１０４の内容が等しいので、残りの
メモリをプロセッサ１０１とプロセッサ１０２で共通に
使用し、動作を継続させることができる。

【００１６】尚本実施例は本発明の限定するものではな
く、プロセッサ数は３個以上であっても、適用できるこ
とは明らかである。

【００１７】

【発明の効果】以上説明したように本発明は、おのおの
固有のメモリを有するプロセッサ同士を接続した場合
に、プロセッサが互いのメモリをアクセスでき、特にデ
ータ書込みの際は同一データを互いのメモリに書き込む
ことで、プロセッサ間のデータ共有を実現することがで
き、また外部からの設定により動作継続指定を行うこと
で、一方のプロセッサが有するメモリに対するアクセス
で障害が発生した場合でも、もう一方のプロセッサが有
するメモリを用いて共有メモリ機能を損なうことなくプ
ロセッサが動作を継続でき、プロセッサシステムの信頼
性を確保できるという効果を有する。更に、派生した効
果として、一方のプロセッサのメモリしか存在しない不
完全なシステムにおいても機能評価を実現できるという
効果がある。

【図面の簡単な説明】

【図１】本発明の共有メモリ制御方式の一実施例を示す
ブロック図である。

【図２】従来の共有メモリ制御方式の一例を示すブロッ
ク図である。

【符号の説明】

１０１，１０２，２０１，２０２ プロセッサ １０３，１０４，２０３，２０４ メモリ １０５，２０５ メモリアクセス制御手段 １０６，１０７，２０６，２０７ エラー検出回路
（ＤＥＴ） １０８，１０９ エラー保持フリップフロップ（ＦＦ
Ｂ） １１４，１１５ 第１，第２の障害制御手段（ＦＣＴ
Ａ，ＦＣＴＢ） １１６，２１２ ＯＲゲート １１７，２１３ メモリアクセス障害通知 １１８ 要求先切替え指示 １１９ ＲＥＡＤ指定 １２０ 動作継続モードフリップフロップ（ＦＦＡ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 互いに接続されているプロセッサは互い
   に接続先プロセッサの有するメモリをアクセス可能であ
   り、データ書込みでは自プロセッサが有するメモリにデ
   ータを書き込むと共に前記接続先プロセッサの有する前
   記メモリへも同一データを書き込むことにより前記プロ
   セッサ間でデータ共有を可能とする共有メモリ制御方式
   において、外部から設定可能な継続動作モード指定手段
   と、前記メモリへのアクセスが書込み要求であって、継
   続動作モード指定がなされていない場合は前記自プロセ
   ッサの有するメモリに対する第１のアクセスまたは前記
   接続先プロセッサの有するメモリに対する第２のアクセ
   スの何れかで障害が検出されるとメモリアクセス制御手
   段に対してメモリアクセス障害を通知し、前記継続動作
   モード指定手段により前記継続動作モード指定がなされ
   ている場合は前記第１のアクセス及び前記第２のアクセ
   スの両アクセスで障害を検出したときのみ前記メモリア
   クセス制御手段に対してメモリアクセス障害を通知する
   前記プロセッサの第１の障害制御手段と、前記メモリへ
   のアクセスがデータ読出し要求であって、前記継続動作
   モード指定がなされていない場合は前記第１のアクセス
   または前記第２のアクセスの何れかで障害が検出される
   と前記メモリアクセス制御手段に対してメモリアクセス
   障害を通知し、前記継続動作モード指定手段により前記
   継続動作指定がなされている場合は前記第１のアクセス
   または前記第２のアクセスの何れかで障害が検出される
   と要求先切替え指示を前記メモリアクセス制御手段に対
   して発行する第２の障害制御手段と、一度障害が発生し
   た前記メモリに対するアクセスでは以降固定的に障害を
   検出させ前記第１の障害制御手段または前記第２の障害
   制御手段に対して通知する前記メモリ毎に設けた前記プ
   ロセッサの障害状態保持手段とを備え、前記メモリアク
   セス制御手段は前記第１の障害制御手段または前記第２
   の障害制御手段から前記メモリアクセス障害通知を受け
   た場合はメモリアクセス処理を異常終了し、前記第２の
   障害制御手段からの要求先切替え指示を受けた場合はア
   クセス先を切り替えてデータ読出し要求を再発行するこ
   とによりメモリアクセス処理を継続することを特徴とす
   る共有メモリ制御方式。