JPH01211039A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01211039A
JPH01211039A JP63036273A JP3627388A JPH01211039A JP H01211039 A JPH01211039 A JP H01211039A JP 63036273 A JP63036273 A JP 63036273A JP 3627388 A JP3627388 A JP 3627388A JP H01211039 A JPH01211039 A JP H01211039A
Authority
JP
Japan
Prior art keywords
firmware
control unit
control
information
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63036273A
Other languages
English (en)
Inventor
Jun Sato
純 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63036273A priority Critical patent/JPH01211039A/ja
Publication of JPH01211039A publication Critical patent/JPH01211039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置、詳しくは初期化(リセット)時
の内部状態を保持する機能を存した制御部を備えた情報
処理装置に関する。
〔従来の技術〕
情報処理装置としては、主たる処理を行う中央処理装置
と主記憶部の他に特別な制御のための制御部、例えば中
央処理装置と入出力装置との間のデータ転送を制御する
ためのデータ処理装置等が設けられることが多い、そし
て、この場合の制御部の構成としては、通常、ファーム
ウェア(マイクロプログラム)制御方式が採用されてい
る。
〔発明が解決しようとする課題〕
ところで、従来の情報処理装置では制御部の故障または
ファームウェア中のバグ等が原因で制御部が動作中に無
応答になり、この制御部への入出力動作が不可能になっ
た場合には、リセット信号等によりその制御部の初期化
を行って回復させるしか方法はなく、その場合、障害発
生時の制御部の内部情報(制御部内部のレジスタの内容
やローカルメモリの内容等の情報)もいっしょに初期化
されてしまっていた。
そのため1.事後に障害発生原因を究明するにあたって
情報が不足しがちであり、充分な障害原因解析が行えな
いという問題があった。
本発明は上記の点に鑑み提案されたものであり、その目
的とするところは、障害発生により制御部の初期化を行
った場合に、その直前の内部情報を保持し、障害原因解
析を容易にすることのできる機能を有した情報処理装置
を提供することにある。
〔課題を解決するための手段〕
本発明は上記の目的を達成するため、中央処理装置と主
記憶部とファームウェア制御方式を採用する制御部とを
含む情報処理装置において、前記制御部は、制御部自身
の持つ内部情報を前記主記憶部へ転送すると共に転送完
了後に制御部自身を初期状態にするファームウェアを内
蔵し、かつ、前記中央処理装置からリセット信号を入力
した際に前記ファームウェアによる処理へ強制的に移行
させる構成を有する。
〔作用〕
本発明の情報処理装置にあっては、制御部の障害時に中
央処理装置からリセット信号が送出されると、制御部は
所定のファームウェアによる処理に移行し、制御部自身
のもつ内部情報を主記憶部へ転送し、その後、制御部自
身を初期化する。
〔実施例〕
次に、図面を参照して本発明の詳細な説明する。
第1図は本発明の情報処理装置の一実施例の構成図であ
る。第1図において、lは主たる処理を行う中央処理装
置、2は制御部、3は主記憶部であり、各々はシステム
バス4を介して互いに結合されている。制御部2におい
て、IOは通常機能を有するハードウェア、20はファ
ームウェアを含むコントロール部、30はシステムバス
4を通じて中央処理装置1から命令の入力等を行ったり
、主記憶部3とデータの入出力を行ったりするための入
出力部、40は制御フラグやワークエリア等のコントロ
ール部20のファームウェアで使用する記憶領域を提供
するローカルメモリである。そして、これらのハードウ
ェア10.入出力部30.ローカルメモリ40はいずれ
もコントロール部20により制御されるようになってい
る。
コントロール部20において、参照符号100および2
00で示される部分はコントロール部20内の図示しな
いメモリに記憶されたファームウェアであり、ファーム
ウェア100は通常機能を行うためのもの、ファームウ
ェア200は中央処理装置1から制御部2を初期化する
ためのリセット信号(図中に参照符号Rとして示しであ
る。)を入力した際に用いられるものである。ここで、
ファームウェア200は、制御部2内のハードウェア1
0およびローカルメモリ40等のもつ情報を人出力部3
0およびシステムバス4を通じて主記憶部3へ転送する
処理を行うと共に、制御部2を全て初期状態にする処理
を行う機能を有している。なお、参照符号21は中央処
理袋y11からリセット信号Rを入力した際にコントロ
ール部20の処理をファームウェア100による処理か
らファームウェア200による処理へ強制的にジャンプ
させるジャンプ制御回路である。
このジャンプ制御回路21の構成としては各種のものが
採用でき、本発明はその構成まで限定するものでないが
、例えば、リセット信号Rの入力に応答して、次に読み
出し実行するマイクロプログラム語のアドレスを指示す
るアドレスカウンタにファームウェア200の先頭番地
を設定する回路構成が採用可能である。
第2図は制御部2の動作を示すフローチャートであり、
以下、第1図および第2図に沿って動作を説明する。な
お、前提として、ローカルメモリ40を制御情報エリア
およびワークエリアに用いてコントロール部20のファ
ームウェア100によりハードウェア10および入出力
部30を制御しているものとする。
さて、動作中に何らかの原因により動作異常が生じ、中
央処理装置1から制御部2に対し入出力動作が不能にな
ったのを中央処理装置lが検出すると、中央処理装置l
はリセット信号Rを出力する。このリセット信号Rをシ
ステムバス4および制御部2の入出力部30を介してコ
ントロール部20のジャンプ制御回路21が受けると(
第2図のステップ■)、ジャンプ制御回路21はそれま
での処理を行っていたファームウェア100からファー
ムウエア200に強制的(ハード的)に処理を移行せし
める(ステップ■)。続いて、コントロール部20はフ
ァームウェア200のルーチンに従いハードウェア10
およびローカルメモリ40のもつ情報を入出力部30お
よびシステムバス4を通じて主記憶部3へ転送する(ス
テップ■)、その後・ハードウェア10.  ローカル
メモリ40等の制御部2自身の初期化処理を行う(ステ
ップ■)。
しかして、その後、主記憶部3の内容を読み出すことに
より障害発生時の制御部2の状態を知ることができ、障
害原因解析に有効な情報として利用することができる。
〔発明の効果〕
以上説明したように、本発明の情報処理装置にあっては
、中央処理装置からリセット信号が送出されると、制御
部は所定のファームウェアによる処理に強制的に移行し
、このファームウェアを実行することにより、制御部自
身のもつ内部情報を主記憶部へ転送し、その後、制御部
自身を初期化するようにしたので、制御部の初期化後に
主記憶部の内容を読み出すことにより制御部の障害発生
時の状態を知ることができ、障害発生原因解析に役立て
ることができる効果がある。
【図面の簡単な説明】
第1図は本発明の情報処理装置の一実施例を示す構成図
および、 第2図は第1図における制御部の初期化時の動作を示す
フローチャートである。 図において、1・・・中央処理装置、2・・・制御部、
3・・・主記憶部、4・・・システムバス、10・・・
ハードウェア、20・・・コントロール部、30・・・
入出力部、40・・・ローカルメモリ、100,200
・・・ファームウェア、21・・・ジャンプ制御回路、
R・・・リセット信号。

Claims (1)

  1. 【特許請求の範囲】 中央処理装置と主記憶部とファームウェア制御方式を採
    用する制御部とを含む情報処理装置において、 前記制御部は、制御部自身の持つ内部情報を前記主記憶
    部へ転送すると共に転送完了後に制御部自身を初期状態
    にするファームウェアを内蔵し、かつ、 前記中央処理装置からリセット信号を入力した際に前記
    ファームウェアによる処理へ強制的に移行する構成を有
    することを特徴とした情報処理装置。
JP63036273A 1988-02-18 1988-02-18 情報処理装置 Pending JPH01211039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63036273A JPH01211039A (ja) 1988-02-18 1988-02-18 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63036273A JPH01211039A (ja) 1988-02-18 1988-02-18 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01211039A true JPH01211039A (ja) 1989-08-24

Family

ID=12465162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63036273A Pending JPH01211039A (ja) 1988-02-18 1988-02-18 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01211039A (ja)

Similar Documents

Publication Publication Date Title
JPH01211039A (ja) 情報処理装置
JPS6363935B2 (ja)
JPH0244436A (ja) 情報処理監視システム
JPS62241041A (ja) 情報処理装置
JPH028911A (ja) プログラマブルコントローラ
JPS6218060B2 (ja)
JP3028836B2 (ja) 演算処理システム
JPS60229141A (ja) レジスタのデ−タ保存方式
JP3098437B2 (ja) Iplプログラムの実行情報の収集方式
JP2584903B2 (ja) 外部装置制御方式
JPH05204680A (ja) 情報処理装置の誤動作防止方式
JPH0253143A (ja) 擬似障害発生システム
JPH0458337A (ja) 装置診断方式
JPH03198136A (ja) Dma転送データチェック方式
JPH02125344A (ja) 情報処理装置
JPH03108045A (ja) データバス装置のエラー監視回路
JPH07182203A (ja) マイクロコンピュータ開発支援装置
JPS5927355A (ja) 情報処理システム
JPS628829B2 (ja)
JPH01292451A (ja) 情報処理装置
JPS6355645A (ja) マイクロプログラム制御装置
JPS6316353A (ja) 自動イニシヤルプログラムロ−デイン装置
JPS6030979B2 (ja) デ−タ処理装置のハング検出方式
JPH03100737A (ja) 障害診断方式
JPS6250929A (ja) 構成情報設定方式