JPH028911A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH028911A JPH028911A JP63158842A JP15884288A JPH028911A JP H028911 A JPH028911 A JP H028911A JP 63158842 A JP63158842 A JP 63158842A JP 15884288 A JP15884288 A JP 15884288A JP H028911 A JPH028911 A JP H028911A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- processor
- memory
- output data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 48
- 238000012360 testing method Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 230000007257 malfunction Effects 0.000 abstract description 13
- 238000012545 processing Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明はプログラマブルコントローラに関するものであ
る。
る。
［従来の技術１
プログラマブルコントローラの入出力保護対策では、入
力から混入するノイズに対する対策を施すこと、ＣＰＵ
の暴走検出によって出力を強制オフ又は出力を停止させ
ること等が一般的である。
力から混入するノイズに対する対策を施すこと、ＣＰＵ
の暴走検出によって出力を強制オフ又は出力を停止させ
ること等が一般的である。
［発明が解決しようとする課題］
しかし、ノイズ対策ではある一定水準以下のノイズまで
が限界であり、それ以上のノイズ混入では誤動作が避け
られないだけでなく部品の絶縁劣化に伴う耐ノイズレベ
ルのダウンもあり得るため、人、出力機器の保護としは
不完全なものとなっている。
が限界であり、それ以上のノイズ混入では誤動作が避け
られないだけでなく部品の絶縁劣化に伴う耐ノイズレベ
ルのダウンもあり得るため、人、出力機器の保護としは
不完全なものとなっている。
又更に入力センサの一時的な誤動作、プログラムの内容
変化も含めてこれらの異常に対しては一担出力機器が誤
動作して初めて点検するという手順になっていた。
変化も含めてこれらの異常に対しては一担出力機器が誤
動作して初めて点検するという手順になっていた。
従ってこうした一時的なトラブルを定性的に解決する方
法を見出だすことはプログラマブルコントローラの重要
なテーマ−つになっている。
法を見出だすことはプログラマブルコントローラの重要
なテーマ−つになっている。
本発明はこのような点に鑑みて為されたものでノイズに
よる入力データの変化、入力センサの誤動作、メモリの
記憶内容変化による出力機器の誤動作を確実に防止する
ことがえいるプログラマブルコントローラを提供するこ
とを目的とする。
よる入力データの変化、入力センサの誤動作、メモリの
記憶内容変化による出力機器の誤動作を確実に防止する
ことがえいるプログラマブルコントローラを提供するこ
とを目的とする。
［課題を解決するための手段１
本発明は通常のシーケンスプログラムを実行するメイン
プロセッサと、該メインプロセッサがプログラム実行中
にＩ／Ｏデータの転送を行うＩ／Ｏプロセッサとを備え
、両プロセッサが夫々共有メモリを介して、実行とデー
タの入出力を並行して行うプログラマブルコントローラ
において、試運転、調整時には各Ｉ／Ｏデータの内謁力
データの特定パターンをｉｎするＩ／Ｏプロセッサ専用
メモリを設け、実運転時には共有メモリの出力データと
、Ｉ／Ｏプロセッサ専用メモリに登録した出力データと
の照合結果により不一致があればデータを出力しないら
のである。
プロセッサと、該メインプロセッサがプログラム実行中
にＩ／Ｏデータの転送を行うＩ／Ｏプロセッサとを備え
、両プロセッサが夫々共有メモリを介して、実行とデー
タの入出力を並行して行うプログラマブルコントローラ
において、試運転、調整時には各Ｉ／Ｏデータの内謁力
データの特定パターンをｉｎするＩ／Ｏプロセッサ専用
メモリを設け、実運転時には共有メモリの出力データと
、Ｉ／Ｏプロセッサ専用メモリに登録した出力データと
の照合結果により不一致があればデータを出力しないら
のである。
［作用］
上述のように本発明は構成したので、ノイズによる入力
データの変化、入力センサの誤動作、メモリ内容の変化
を検知して、その時のデータ出力を止めることができる
もので、これら変化や入力センサの誤動作による出力機
器の誤動作を防止する。
データの変化、入力センサの誤動作、メモリ内容の変化
を検知して、その時のデータ出力を止めることができる
もので、これら変化や入力センサの誤動作による出力機
器の誤動作を防止する。
【実施例１
＠１図は実施例の概略構成図を示しており、図示するプ
ログラマブルコントローラはシステムの監視処理、シー
ケンスプログラムの編集処理及びそのシーケンスプログ
ラムの実行処理を行うメイ。
ログラマブルコントローラはシステムの監視処理、シー
ケンスプログラムの編集処理及びそのシーケンスプログ
ラムの実行処理を行うメイ。
ンプロセッサＭＰＵと、メインプロセッサＭＰＬＩがプ
ログラムを実行中に入出力データの転送をＩ／Ｏバス１
及びＩ／Ｏバッファ２を通して行う■／ＯプロセッサＩ
ＰＵと、各入出力データの内謁力データの特定パターン
を登録するためのＩ／Ｏプロセッサ専用メモリ３と、メ
インプロセッサＭＰＵとＩ／ＯプロセッサＩＰＵとで共
有し、入出力データを格納する共有メモリ４と、メイン
プロセッサＭＰＵのシーケンスプログラムを書き込むプ
ログラム用メモリ５とで構成される。
ログラムを実行中に入出力データの転送をＩ／Ｏバス１
及びＩ／Ｏバッファ２を通して行う■／ＯプロセッサＩ
ＰＵと、各入出力データの内謁力データの特定パターン
を登録するためのＩ／Ｏプロセッサ専用メモリ３と、メ
インプロセッサＭＰＵとＩ／ＯプロセッサＩＰＵとで共
有し、入出力データを格納する共有メモリ４と、メイン
プロセッサＭＰＵのシーケンスプログラムを書き込むプ
ログラム用メモリ５とで構成される。
ｆｌＳ２図（、）（ｂ）は共有メモリ４とＩ／Ｏプロセ
ッサ専用メモリ３の内部構成を示しており、メインプロ
セッサＭＰＵとＩ／ＯプロセッサＩＰＵは共有メモリ４
の特定エリアＳＡに処理状態をステータスデータとして
書き込み、各プロセッサＭＰＵ。
ッサ専用メモリ３の内部構成を示しており、メインプロ
セッサＭＰＵとＩ／ＯプロセッサＩＰＵは共有メモリ４
の特定エリアＳＡに処理状態をステータスデータとして
書き込み、各プロセッサＭＰＵ。
ＩＦ５間で相手のブぴセγすの処理を検出することによ
り次のサイクルに移行するというサイクリック同期を実
現しでいる。このステータスデータによりプログラマブ
ルコントローラの運転モードの状態をＩ／Ｏプロセッサ
ＩＰＵで知ることができ、試運転、ｍ整のモードではＩ
／ＯプロセッサＩＰＵが毎スキャンサイクルに共有メイ
ン４の出力データエリアＹＡに書き込まれたデータＹ０
〜Ｙ７、Ｙ８〜Ｙ１．・・・Ｙｒ＋。〜ＹＦＦを専用の
Ｉ／Ｏプロセッサ専用メモリ３に登録する。ここでバイ
ト単位で１バイト当たりのビットパターンは２５６通り
あるので、共有メモリ５の出力データの１バイト当たり
２５６バイトの登録エリアＴＡ・・・をＩ／Ｏプロセッ
サ専用メモリ３に第２図（ｂ）に示すように各出力デー
タＹ、−Ｙ、、Ｙａ−Ｙｌｓ・・・Ｙｐｏ−Ｙｐｐに対
応して確保する。
り次のサイクルに移行するというサイクリック同期を実
現しでいる。このステータスデータによりプログラマブ
ルコントローラの運転モードの状態をＩ／Ｏプロセッサ
ＩＰＵで知ることができ、試運転、ｍ整のモードではＩ
／ＯプロセッサＩＰＵが毎スキャンサイクルに共有メイ
ン４の出力データエリアＹＡに書き込まれたデータＹ０
〜Ｙ７、Ｙ８〜Ｙ１．・・・Ｙｒ＋。〜ＹＦＦを専用の
Ｉ／Ｏプロセッサ専用メモリ３に登録する。ここでバイ
ト単位で１バイト当たりのビットパターンは２５６通り
あるので、共有メモリ５の出力データの１バイト当たり
２５６バイトの登録エリアＴＡ・・・をＩ／Ｏプロセッ
サ専用メモリ３に第２図（ｂ）に示すように各出力デー
タＹ、−Ｙ、、Ｙａ−Ｙｌｓ・・・Ｙｐｏ−Ｙｐｐに対
応して確保する。
例えば出力点数が／Ｏ２４点なら１２８バイトの出力デ
ータが必要となるため登録エリアとしでは１２８Ｘ２５
６（バイト）＝８にバイト分用意する必要がある。
ータが必要となるため登録エリアとしでは１２８Ｘ２５
６（バイト）＝８にバイト分用意する必要がある。
Ｉ／Ｏプロセッサ専用メモリ３への登録期間は次のよう
設定される。つまり使月者がシーケンス動作の全パター
ンを修了したと判断した時、試運転、調整モードから連
続の実運転モードに切り替えればその間の時間がＩ／Ｏ
プロセッサＩＰＵの出力データ登録期間となる。
設定される。つまり使月者がシーケンス動作の全パター
ンを修了したと判断した時、試運転、調整モードから連
続の実運転モードに切り替えればその間の時間がＩ／Ｏ
プロセッサＩＰＵの出力データ登録期間となる。
次に本実施例の動作について、第３図、第４図の７０−
チャートに基づいて説明する。
チャートに基づいて説明する。
まず第３図（ａ）（ｂ）は試運転モードでの１サイクル
のメインプロセッサＭＰＵのプログラム実行処理及びＩ
／ＯプロセッサＩＰＵの入出力処理の７０−チャートを
示している。この試運転モー１時にはメインプロセッサ
ＭＰＵではスタート後演ｒ１閏始フラグのセットを行う
。一方Ｉ／ＯプロセッサＩＰＵではＩ／Ｏユニット（図
示せず）から入力データを一括して、共有メモリ４に転
送し、終了後転送終了フラグを共有メモリ４のステータ
スエリアにセットする。
のメインプロセッサＭＰＵのプログラム実行処理及びＩ
／ＯプロセッサＩＰＵの入出力処理の７０−チャートを
示している。この試運転モー１時にはメインプロセッサ
ＭＰＵではスタート後演ｒ１閏始フラグのセットを行う
。一方Ｉ／ＯプロセッサＩＰＵではＩ／Ｏユニット（図
示せず）から入力データを一括して、共有メモリ４に転
送し、終了後転送終了フラグを共有メモリ４のステータ
スエリアにセットする。
その後メインプロセッサＭＰＵ、Ｉ／ＯプロセッサＩＰ
Ｕは互いの状態を読み出すことにより実行のタイミング
調整を行う。つまりメインプロセッサＭ Ｐ ｔＪでは
１／ＯプロセツサＩＰＵがセットしたフラグをステータ
スエリアＳＡから読み出すことにより、Ｉ／Ｏプロセン
サｆＰｔＪの共有メモリ３に対する入力を終了したかど
うかを判定する。
Ｕは互いの状態を読み出すことにより実行のタイミング
調整を行う。つまりメインプロセッサＭ Ｐ ｔＪでは
１／ＯプロセツサＩＰＵがセットしたフラグをステータ
スエリアＳＡから読み出すことにより、Ｉ／Ｏプロセン
サｆＰｔＪの共有メモリ３に対する入力を終了したかど
うかを判定する。
又他方Ｉ／ＯプロセッサＩＰＵでは演算開始して良いか
どうかを、メインプロセッサＭＰＵがセットしたフラグ
をステータスエリアＳＡから読み出すことにより判定す
る。
どうかを、メインプロセッサＭＰＵがセットしたフラグ
をステータスエリアＳＡから読み出すことにより判定す
る。
このようにして夫々が次の処理に移行できる状態になれ
ば、メインプロセッサＭＰＵ、Ｉ／ＯプロセッサＩＰＵ
とも独自の処理を行い、処理の終了では終了フラグを夫
々ステータスエリアにセットし最初のスキャンに戻る。
ば、メインプロセッサＭＰＵ、Ｉ／ＯプロセッサＩＰＵ
とも独自の処理を行い、処理の終了では終了フラグを夫
々ステータスエリアにセットし最初のスキャンに戻る。
ここで試運転モードではＩ／ＯプロセッサＩＰＵは共有
メモリ４の出力データのパターンをＩ／Ｏプロセッサ専
用メモリ３の登録エリアＴＡに転送して登録、即ち共有
メモリ４の出力データに対応する専用メモリ３のアドレ
スに１”を書き込み、同時に上記Ｉ／Ｏユニットに出力
データを転送する。
メモリ４の出力データのパターンをＩ／Ｏプロセッサ専
用メモリ３の登録エリアＴＡに転送して登録、即ち共有
メモリ４の出力データに対応する専用メモリ３のアドレ
スに１”を書き込み、同時に上記Ｉ／Ｏユニットに出力
データを転送する。
次に連続の実運転モードにおける動作について説明する
。 第４図（ａ）（ｂ）は連続実運転モードでのメイン
プロセッサＭＰＵのプログラム実行処理及びＩ／Ｏプロ
セッサＩＰＵの１サイクルの７０−チャートを示す。こ
の連続実運転モーｒでのインプロセッサＭＰＵは試運忙
モードと同じであって、ハードウェアのテスト、初期化
後演算を開始する。
。 第４図（ａ）（ｂ）は連続実運転モードでのメイン
プロセッサＭＰＵのプログラム実行処理及びＩ／Ｏプロ
セッサＩＰＵの１サイクルの７０−チャートを示す。こ
の連続実運転モーｒでのインプロセッサＭＰＵは試運忙
モードと同じであって、ハードウェアのテスト、初期化
後演算を開始する。
一方Ｉ／ＯプロセッサＩＰＵは共有メモリ４の各出力デ
ータと専用メモリ３の登録データとを照合し、全出力デ
ータが全て全登録データの中に含まれていれば、その出
力データは正常データと判断しＩ／Ｏユニットに出力す
る。
ータと専用メモリ３の登録データとを照合し、全出力デ
ータが全て全登録データの中に含まれていれば、その出
力データは正常データと判断しＩ／Ｏユニットに出力す
る。
逆に登録データに無い出力データが１バイトでもあれば
、そのサイクルではＩ／Ｏユニットにデータを出力せず
、出力終了フラグをセットして次のサイクルに移行する
。ここで共有メモリ４の出力データのパターンが登録デ
ータにない場合は次のケースが考えられる。つまり入力
を誤って検出した時（ノイズ、入力センサの誤動作）、
プログラムがノイズで書き換わった時、共有メモリ４の
書き込みエラーが有った時等があり、この内プログラム
がノイズで８き変わった時は出力が保持状態になったま
まであるが、入力を誤って検出した時、共有メモリ４の
書き込みエラーが有った時は一時的なもので正常状態に
復帰する。
、そのサイクルではＩ／Ｏユニットにデータを出力せず
、出力終了フラグをセットして次のサイクルに移行する
。ここで共有メモリ４の出力データのパターンが登録デ
ータにない場合は次のケースが考えられる。つまり入力
を誤って検出した時（ノイズ、入力センサの誤動作）、
プログラムがノイズで書き換わった時、共有メモリ４の
書き込みエラーが有った時等があり、この内プログラム
がノイズで８き変わった時は出力が保持状態になったま
まであるが、入力を誤って検出した時、共有メモリ４の
書き込みエラーが有った時は一時的なもので正常状態に
復帰する。
尚Ｉ／Ｏプロセッサ専用メモリ３には試運転モードにけ
る登録の前段階で全登録エリア′ＦＡに”１°゛以外の
値、例えば”Ｏ″を書き込むが当然必要である。
る登録の前段階で全登録エリア′ＦＡに”１°゛以外の
値、例えば”Ｏ″を書き込むが当然必要である。
［発明の効果］
本発明は通常のシーケンスプログラムを実行するメイン
プロセッサと、該メインプロセッサがプログラム実行中
にＩ／Ｏデータの転送を行うＩ／Ｏプロセッサとを備え
、両プロセッサが夫々共有メモリを介して、実行とデー
タの入出力を並行して行うプログラマブルコントローラ
において、試運転、ｖ４整時には各ｒ／Ｏデータの内高
力データの特定パターンを登録するＩ／Ｏプロセッサ専
用メモリを設け、実運転時では共有メモリの出力データ
と、Ｉ／Ｏプロセッサ専用メモリに登録した出力データ
との照合結果により不一致があれば出力しないので、ノ
イズによる入力データの変化、入力センサの誤動作、メ
モリ内容の変化等の異常信号が入った時に即検知するこ
とができて出力信号を安定させ、また異常時に出力機器
を全オフさせたり保持状態にしたりすることもソフトウ
ェアで対応できるという効果を奏する。
プロセッサと、該メインプロセッサがプログラム実行中
にＩ／Ｏデータの転送を行うＩ／Ｏプロセッサとを備え
、両プロセッサが夫々共有メモリを介して、実行とデー
タの入出力を並行して行うプログラマブルコントローラ
において、試運転、ｖ４整時には各ｒ／Ｏデータの内高
力データの特定パターンを登録するＩ／Ｏプロセッサ専
用メモリを設け、実運転時では共有メモリの出力データ
と、Ｉ／Ｏプロセッサ専用メモリに登録した出力データ
との照合結果により不一致があれば出力しないので、ノ
イズによる入力データの変化、入力センサの誤動作、メ
モリ内容の変化等の異常信号が入った時に即検知するこ
とができて出力信号を安定させ、また異常時に出力機器
を全オフさせたり保持状態にしたりすることもソフトウ
ェアで対応できるという効果を奏する。
第１図は本発明の実施例の概略回路構成図、第２図（ａ
）は同上使用の共有メモリの内部エリア構成説明図、＠
２図（ｂ）は同上使用のＩ／Ｏプロセッサ専用メモリの
内部エリア構成説明図、第３図（ａ）（ｂ）及び第４図
（ａ）（ｂ）は同上の動作説明用フローチャートである
。 ＭＰＵはメインプロセッサ、 ｒＰＵｌ、ｔ１／Ｏ７ コ２ヅ ロセッサ、 ３はＩ／Ｏプロセ／す専用メモリ、 （ａ） （ｂ） は共有メモリである。
）は同上使用の共有メモリの内部エリア構成説明図、＠
２図（ｂ）は同上使用のＩ／Ｏプロセッサ専用メモリの
内部エリア構成説明図、第３図（ａ）（ｂ）及び第４図
（ａ）（ｂ）は同上の動作説明用フローチャートである
。 ＭＰＵはメインプロセッサ、 ｒＰＵｌ、ｔ１／Ｏ７ コ２ヅ ロセッサ、 ３はＩ／Ｏプロセ／す専用メモリ、 （ａ） （ｂ） は共有メモリである。
Claims (1)
- （１）通常のシーケンスプログラムを実行するメインプ
ロセッサと、該メインプロセッサがプログラム実行中に
Ｉ／Ｏデータの転送を行うＩ／Ｏプロセッサとを備え、
両プロセッサが夫々共有メモリを介して、実行とデータ
の入出力を並行して行うプログラマブルコントローラに
おいて、試運転、調整時には各Ｉ／Ｏデータの内出力デ
ータの特定パターンを登録するＩ／Ｏプロセッサ専用メ
モリを設け、実運転時に共有メモリの出力データと、Ｉ
／Ｏプロセッサ専用メモリに登録した出力データとの照
合結果により不一致があればデータを出力しないことを
特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158842A JPH028911A (ja) | 1988-06-27 | 1988-06-27 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158842A JPH028911A (ja) | 1988-06-27 | 1988-06-27 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH028911A true JPH028911A (ja) | 1990-01-12 |
Family
ID=15680600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158842A Pending JPH028911A (ja) | 1988-06-27 | 1988-06-27 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH028911A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105693A (ja) * | 1990-08-27 | 1992-04-07 | Toshiba Corp | 洗濯機の運転制御装置 |
| JPH04105695A (ja) * | 1990-08-27 | 1992-04-07 | Toshiba Corp | 洗濯機 |
| WO2014041829A1 (ja) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | 安全演算装置、安全入力装置、安全出力装置および安全コントローラ |
| JP5762642B2 (ja) * | 2012-09-11 | 2015-08-12 | 三菱電機株式会社 | 安全演算装置、安全入力装置、安全出力装置および安全コントローラ |
-
1988
- 1988-06-27 JP JP63158842A patent/JPH028911A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04105693A (ja) * | 1990-08-27 | 1992-04-07 | Toshiba Corp | 洗濯機の運転制御装置 |
| JPH04105695A (ja) * | 1990-08-27 | 1992-04-07 | Toshiba Corp | 洗濯機 |
| WO2014041829A1 (ja) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | 安全演算装置、安全入力装置、安全出力装置および安全コントローラ |
| WO2014041596A1 (ja) * | 2012-09-11 | 2014-03-20 | 三菱電機株式会社 | 安全コントローラ |
| JP5762642B2 (ja) * | 2012-09-11 | 2015-08-12 | 三菱電機株式会社 | 安全演算装置、安全入力装置、安全出力装置および安全コントローラ |
| US9417943B2 (en) | 2012-09-11 | 2016-08-16 | Mitsubishi Electric Corporation | Safety computing device, safety input device, safety output device, and safety controller |
| CN104641307B (zh) * | 2012-09-11 | 2017-05-10 | 三菱电机株式会社 | 安全运算装置、安全输入装置、安全输出装置以及安全控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH028911A (ja) | プログラマブルコントローラ | |
| JPH10228395A (ja) | 制御用コントローラの異常診断装置 | |
| JPH01175047A (ja) | 動作履歴記憶装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPH01211039A (ja) | 情報処理装置 | |
| JPH03198136A (ja) | Ｄｍａ転送データチェック方式 | |
| JPH04338842A (ja) | エラー検出機能付き情報処理装置 | |
| JPS61269746A (ja) | 情報処理装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JPH07219609A (ja) | 情報処理装置 | |
| JPS63204351A (ja) | Ｄｍａ転送確認方式 | |
| JPH01311332A (ja) | エラーチェック方式 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH0458337A (ja) | 装置診断方式 | |
| JPH03108045A (ja) | データバス装置のエラー監視回路 | |
| JPH02297650A (ja) | 受信装置 | |
| JPH02138644A (ja) | 暴走検出方式 | |
| JPH0410042A (ja) | データ書き込みエラー検出回路 | |
| JPH04242446A (ja) | 情報処理装置 | |
| JPS59229658A (ja) | 情報処理装置 | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH02192199A (ja) | パッケージ誤実装防止方式 | |
| JPS6386053A (ja) | 情報処理装置 |