JPH07219609A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力データＤの入力周期Ｔ₀ と入力データの
データ処理周期Ｔ₁ とが互いに非同期の場合に、たとえ
過渡的な異常が生じたとしても、異常データを用いてデ
ータ処理が実行されることを未然に防止する。 【構成】 入力バッファ４に入力データＤと共に格納さ
れた入力装置２で発生した異常情報Ｅを、入力データＤ
と共に一括入力レジスタ９ａに複写し、データ処理時
に、一括入力レジスタ９ａに異常情報Ｅが記憶されてい
るとき入力装置２を異常と判断する。そして、異常判断
の場合に所定の異常処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力装置を介して一定の
入力周期で読取った入力データを前記入力周期に対して
全く非同期のデータ処理周期でデータ処理する情報処理
装置に関する。

【０００２】

【従来の技術】工場等のプラントを構成する各機器の動
作状態を制御する情報処理装置としてのコンピュータ等
で構成されたプロセス制御装置は、例えば図６に示すよ
うに構成されている。

【０００３】プラント１を構成する各機器に取付けられ
たセンサにて検出された温度，速度，圧力等の物理量を
示すアナログ信号はそれぞれ１番からＮ番までの番号が
付された各入力装置２へ入力される。各入力装置２は、
自己の入力装置２に定められた所定の入力周期Ｔ₀ で前
記物理量を示すアナログ信号を読取って、Ａ／Ｄ変換
し、かつ正規化して、プロセス制御装置３が理解できる
フォーマットに変換して、入力データＤとしてプロセス
制御装置３の入力バッファ４へ書込む。したがって、入
力バッファ４のデータＤは前述した各入力装置２の入力
周期Ｔ₀ に同期して常に最新値に更新される。

【０００４】また、プロセス制御装置３の出力バッファ
５から出力された各出力データＤはやはり１番からＮ番
まで番号が付されそれぞれの出力装置６で各物理量を示
すアナログ信号に変換されて、プラント１を構成する各
機器へ制御信号として送出される。

【０００５】プロセス制御装置３においては、図示する
ように、バスライン７に各種情報処理を実行するＣＰＵ
８、一括入力レジスタ９，プログラムメモリ１０，制御
周期Ｔ₁ （データ処理周期）を計時するタイマ１３．前
記入力バッファ４及び出力バッファ５等が接続されてい
る。前記プログラムメモリ１０内には、一括入力処理プ
ログラム１１及び制御演算プログラム１２が記憶されて
いる。

【０００６】一括入力レジスタ９内には、例えば図７に
示すように、１番からＮ番までの各入力装置２毎に、該
当入力装置２から入力バッファ４を介して読取った各入
力データＤを記憶する領域が形成されている。この例に
おいては、一つの入力装置２の領域にはｎ個の入力ポイ
ントにおける合計ｎ個のデータが記憶される。

【０００７】前記プログラムメモリ１０に記憶された一
括入力処理プログラム１１は、一定の制御周期Ｔ₁ で、
入力バッファ４に記憶されている各入力データＤを一括
入力レジスタ９へ転写する機能を有する。したがって、
一括入力レジスタ９の各入力データＤは一定の制御周期
Ｔ₁ 経過毎に最新の入力データＤに更新される。

【０００８】また、前記プログラムメモリ１０に記憶さ
れた制御演算プログラム１２は、前記制御周期Ｔ₁ で、
一括入力レジスタ９に記憶されている各入力データＤに
対して、所定の制御演算処理を実行し、その演算結果を
出力データＤとして出力バッファ５へ書込む。

【０００９】なお、一括入力レジスタ９に入力バッファ
４に格納された入力データＤを転写する理由は次の通り
である。各入力装置２が入力バッファ４に書込む入力周
期Ｔ₀ と、制御演算プログラム１２が前記入力データＤ
に対する制御演算を実行する制御周期Ｔ₁ とは、それぞ
れ異なる装置２，３で実行されるので、全く非同期であ
る。

【００１０】したがって、制御演算プログラム１２が制
御演算処理を実行している期間Ｔ₁内に、演算対象であ
る入力データＤが入力装置２によって新規の入力データ
Ｄに更新されてしまうのを防止する必要がある。よっ
て、入力バッファ４に記憶されている入力データＤを一
括入力処理プログラム１１によって、制御周期Ｔ₁ に同
期して、一括入力レジスタ９へ複写することによって、
制御周期Ｔ₁ 内において、演算対象の入力データＤが変
化しないようにしている。

【００１１】また、このようなプロセス制御装置におい
ては、入力装置２等の故障に起因して、入力データＤが
異常値を示し、この異常入力データＤを用いて制御演算
を実行することを未然に防止するために、各入力装置２
自体に自己診断機能が付加されている。そして、入力装
置２が異常を検出すると、自己がセンサから読取った入
力データＤに異常を示す異常情報Ｅを付加して、入力バ
ッファ４へ書込むようにしている。

【００１２】そして、プロセス制御装置３の制御演算プ
ログラム１２は前述した制御演算処理の開始に先立っ
て、入力バッファ４に異常情報Ｅが書込まれているか否
かを調べて、異常情報Ｅが書込まれていた場合は、一括
入力レジスタ９に複写された入力データＤを破棄して、
該当機器に対する制御を中止する等の所定の異常処理を
実行する。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た手法で入力装置２及び入力データＤの異常を検出する
ようにしたプロセス制御装置３においても、まだ解消す
べき次のような課題があった。

【００１４】図８は、図６に示す従来のプロセス制御装
置３の一つの入力装置２から得られる入力データＤに対
するデータ処理動作を示すタイムチャートである。入力
装置２は一定の入力周期Ｔ₀ で順次入力データＤ₁ ，Ｄ
₂ ，Ｄ₃ ．…を読取って．次の入力バッファ４へ書込
む。そして、一括入力処理プログラム１１は、入力周期
Ｔ₀ とは全く異なる制御周期Ｔ₁ でもって、各制御周期
Ｔ₁ の開始タイミング時に入力バッファ４に記憶されて
いる各入力データＤ₁ ，Ｄ₃ ，Ｄ₅ ，Ｄ₇ ，…を読取っ
て一括入力レジスタ９へ複写する。そして、制御演算プ
ログラム１２は前記制御周期Ｔ₁ 内において、一括入力
レジスタ９に順次複写されていく各入力データＤ₁ ，Ｄ
₃ ，Ｄ₅ ，Ｄ₇ ，…に対して、所定の制御演処理を実行
して、演算結果を出力バッファ５へ送出する。

【００１５】このタイムチャートにおいて、入力装置２
が入力データＤ₃ 取込み時に異常が生じると、入力デー
タＤ₃ を含むそれ以降の各入力データＤ₃ ，Ｄ₄ ．Ｄ
₅ ，Ｄ₆ ，Ｄ₇ ，…に異常情報Ｅが付されるので、制御
演算処理の開始時におけるエラーチエック処理におい
て、該当異常情報Ｅが検出され、一括入力レジスタ９に
それ以降に複写した各入力データＤ₃ ．Ｄ₅ ，Ｄ₇ を異
常データとして破棄することかできる。

【００１６】しかし、入力装置２の故障の種類には、上
述したように、一旦発生すると何等かの故障対策を人為
的に実施しなければ、復旧しない故障の他に、過渡的に
発生して、自然と元に戻る故障もある。

【００１７】例えば、図８のタイムチャートにおいて、
入力装置２が入力データＤ₅ の取込時に異常が発生し
て、次の入力周期Ｔ₀ にてその異常状態が偶然に解消し
たとする。

【００１８】この場合、入力バッファ４には、入力デー
タＤ₅ に異常情報Ｅが付加されて、［Ｄ₅ Ｅ］のフォー
マットで書込まれる。しかし、次の入力周期Ｔ₀ におけ
る入力データＤ₆ は異常が解除された後のデータである
ので、異常情報Ｅは付加されていない。一括入力処理プ
ログラム１１が動作して、この誤った入力データＤ₅を
一括入力レジスタ９へ転写する。

【００１９】しかし、制御周期Ｔ₁ におけるエラーチェ
ックタイミングにおいては、入力バッファ４の入力デー
タは次の入力周期Ｔ₀ における正常な入力データＤ₆ に
更新されているので、この異常情報Ｅを検出できない。

【００２０】よって、制御演算プログラム１２が動作し
て、この誤った入力データＤ₅ に対する所定の制御演算
処理を実行する。その結果、誤った演算結果を出力デー
タとしてプラント１の機器へ送出する懸念がある。

【００２１】本発明はこのような事情に鑑みてなされた
ものであり、入力バッファに入力データと共に格納され
た異常情報を一括入力レジスタに入力データと共に複写
することによって、たとえ入力周期とデータ処理周期と
が一致しなくて、かつ過渡的な異常が生じたとしも、そ
の異常発生時の入力データを異常データと特定でき、確
実に異常処理を実施でき、装置全体の信頼性を大幅に向
上できる情報処理装置を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明は、外部から一定
の入力周期で入力装置を介して入力された入力データを
入力周期に同期して入力バッファに格納して、この入力
バッファに格納した入力データを入力周期と非同期のデ
ータ処理周期で一括入力レジスタに複写し、この一括入
力レジスタに複写された入力データに対してデータ処理
周期でデータ処理を行う情報処理装置に適用される。

【００２３】そして、本発明においては、入力バッファ
に入力データと共に格納された入力装置で発生した異常
情報を、入力データと共に一括入力レジスタに複写する
異常情報複写手段と、データ処理時に、一括入力レジス
タに異常情報が記憶されているとき入力装置を異常と判
断する異常判断手段と、この異常判断手段の異常判断に
応動して所定の異常処理を実行する異常処理実行手段と
を備えている。

【００２４】

【作用】このように構成された情報処理装置において
は、所定の入力周期で入力バッファに格納されている入
力データは、入力周期に対して非同期のデータ処理周期
で一括入力レジスタに複写される。この場合、入力バッ
ファに格納されている入力データに異常情報が付加され
ていたら、この入力データが一括入力レジスタに複写さ
れる場合に、この異常情報も入力データと同時に一括入
力レジスタへ複写される。

【００２５】一括入力レジスタに複写された入力データ
が異常データである可能性がある場合は、必ず異常情報
が付加されている。また、入力データが正常か異常かの
判断を一括入力レジスタに異常情報が記憶されているか
否かで判断している。異常の場合はデータ処理を停止す
る等の所定の異常処理が実行される。よって、誤った入
力データを用いてデータ処理が実施されることはないの
で、情報処理装置全体の信頼性を大幅に向上できる。

【００２６】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。なお、実施例の情報処理装置としてブラントの各機
器の動作状態を制御するプロセス制御装置に適用した場
合を説明する。

【００２７】図１は情報処理装置としてのプロセス制御
装置３ａの概略構成を示すブロック図である。図６に示
す従来のプロセス制御装置３と同一部分には同一符号が
付してある。したがって、重複する部分の詳細説明を省
略する。

【００２８】すなわち、ＣＰＵ８は、バスライン７を介
して、プラント１の各機器に接続された１番からＮ番ま
での各入力装置２から所定の入力周期Ｔ₀ で入力データ
Ｄが書込まれる入力バッファ４，同じくプラント１の各
機器に接続された１番からＮ番までの各出力装置６へ出
力データを送出するため出力バッファ５，一括入力レジ
スタ９ａ，制御周期Ｔ₁ を計時するタイマ１３，一括入
力処理プログラム１１ａと制御演算プログラム１２ａと
を記憶するプログラムメモリ１０等の各動作を制御す
る。

【００２９】このプロセス制御装置３ａの一括入力レジ
スタ９ａ内には、図２に示すように、１番からＮ番まで
の各入力装置２毎に、該当入力装置２から入力バッファ
４を介して読取った各入力テータＤを記憶する領域１４
ａと該当データＤが正常か異常かを示す異常有無情報を
記憶する領域１４ｂｓと形成されている。この実施例に
おいては、一つの入力装置２にはｎ個の入力ポイントの
各データＤと［１］又は［０］の１ビットで示される各
異常有無情報が記憶される。

【００３０】なお、各入力装置２は図６に示した従来の
入力装置２と同様に、一定の入力周期Ｔ₀ でプラント１
の各機器のプロセスデータを読取って入力データＤとし
て入力バッファ４へ書込む。したがって、入力バッファ
４に記憶されている各入力装置２毎のＮ個の入力データ
Ｄは入力周期Ｔ₀ 毎に最新の入力データＤに更新さされ
る。

【００３１】さらに、各入力装置２は自己診断機能を有
する。そして、各入力装置２は、異常が検出されれば、
入力データＤに付加されている異常有無情報を［１］に
設定して入力バッファ４へ書込む。なお、異常が検出さ
れなければ、異常有無情報母［０］のままである。

【００３２】前記プログラムメモリ１０に記憶された一
括入力処理プログラム１１ａは、データ処理周期として
の一定の制御周期Ｔ₁ で、入力バッファ４に記憶されて
いる各入力データＤ及び［１］又は［０］の異常有無情
報を一括入力レジスタ９へ複写する機能を有する。

【００３３】図３は上記一括入力処理プログラム１１ａ
を用いた一括入力処理の詳細動作を示す流れ図である。
先ず、入力バッファ４内における入力データＤの入力装
置番号ｊを１に初期化する（Ｐ１）。Ｐ３にて、入力バ
ッァ４内におけるｊ番目の入力装置２に対対応する１番
からｎ番までの全入力ポイントの入力データＤを一括レ
ジスタ９ａのｊ番目の入力装置２に対応する各領域１４
ａに複写する。そして、入力データＤに付加されている
異常有無情報も同時に領域１４ｂへ複写する（Ｐ４）。

【００３４】入力バッァ４内における一つの入力装置２
に対応する入力データＤ及び異常有無情報の一括入力バ
ッファ９ａの各領域１４ａ，１４ｂに対する複写処理が
終了すると、次の番号（ｊ＝ｊ＋１）の入力装置２の入
力データＤ及び異常有無情報の複写処理を行う（Ｐ
５）。そして、１番からＮ番までの全ての入力装置２の
入力データＤ及び異常有無情報の一括入力バッファ９ａ
に対する複写処理が終了すると、この一括入力処理を終
了する。

【００３５】また、前記プログラムメモリ１０に記憶さ
れた制御演算プログラム１２ａは、プラント１を構成す
る各機器に対応する１番からＮ番までの番号が付された
Ｎ個の制御プログラムで構成されている。

【００３６】そして、各制御プログラムは、データ処理
周期としての一定の制御周期Ｔ₁ で、一括入力レジスタ
９ａに複写された各入力データＤに対する所定の制御演
算処理を実行する。そして、その演算結果を出力データ
として出力バッファ５へ書込む。なお、各入力データＤ
と同時に各入力データＤに付された異常有無情報から異
常情報Ｅを検出して所定の異常処理を実行する。

【００３７】図４は上記制御演算処理プログラム１２ａ
を用いた制御処理の詳細動作を示す流れ図である。先
ず、制御プログラムの番号ｉを１に初期化する（Ｑ
１）。Ｑ３にて、一括入力レジスタ９ａ内のｉ番目の制
御プログラムに対応する入力装置２の各入力データＤに
付された異常有無情報を調べて、［１］の異常情報Ｅが
存在するか否かを判断する（Ｑ３）。

【００３８】［１］の異常情報Ｅが存在しなければ、該
当入力データＤは正常であるので（Ｑ４）、該当入力デ
ータＤに対して所定の制御演算処理を実行して、その演
算結果を出力データとして出力バッファ５へ書込む（Ｑ
５）。そして、プログラム番号ｉに１を加算して（Ｑ
６）、加算後の番号ｉの制御プログラムを起動して、Ｑ
３に戻って、該当制御プログラムに対応する入力装置２
の各入力データＤに付された異常有無情報を調べる。

【００３９】Ｑ４にて、入力データＤに付された異常有
無情報が［１］の異常情報Ｅの場合は、Ｑ７へ進み、該
当制御プログラムにおける制御動作停止を含む所定の異
常処理を実行する。

【００４０】このように構成された情報処理装置として
のプロセス制御装置の動作を図５のタイムチャートを用
いて説明する。図５は、図１に示すプロセス制御装置３
ａの一つの入力装置２から得られる入力データＤに対す
るデータ処理動作を示すタイムチャートである。図８に
示す従来のプロセス制御装置３におけるタイムチャート
と同様に、入力装置２は一定の入力周期Ｔ₀ で順次入力
データＤ₁ ，Ｄ₂ ，Ｄ₃ ．…を読取って．次の入力バッ
ファ４へ書込む。この場合、各入力データＤ₁ ，Ｄ₂ ，
Ｄ₃ ．…と共に各異常有無情報も同時に書込まれる。

【００４１】一括入力処理プログラム１１ａは、入力周
期Ｔ₀ とは全く異なる制御周期Ｔ₁でもって、各制御周
期Ｔ₁ の開始タイミング時に入力バッファ４に記憶され
ている各入力データＤ₁ ，Ｄ₃ ，Ｄ₅ ，Ｄ₇ ，…及び各
異常有無情報を読取って一括入力レジスタ９ａの各領域
１４ａ，１４ｂへ複写する。そして、制御演算プログラ
ム１２ａの該当入力装置２に対応する制御プログラム
は、前記制御周期Ｔ₁ 内において、一括入力レジスタ９
ａに順次複写されていく各入力データＤ₁ ，Ｄ₃，Ｄ
₅ ，Ｄ₇ ，…に対して、所定の制御演処理を実行して、
演算結果を出力バッファ５へ書込む。

【００４２】そして、このタイムチャートにおいて、入
力装置２において入力データＤ₃ の取込み時に異常が生
じると、入力データＤ₃ を含むそれ以降の各入力データ
Ｄ₃，Ｄ₄ ．Ｄ₅ ，Ｄ₆ ，Ｄ₇ ，…に異常情報Ｅを示す
［１］の異常有無情報が付されるので、当然一括入力バ
ッファ９ａの該当入力装置２に対応する領域１４ａに転
写されていく各入力データＤ₃ ，Ｄ₅ ，Ｄ₇ ，…に対応
して、領域１４ｂに［１］を示す異常情報Ｅが連続して
転写される。

【００４３】したがって、該当制御プログラムは図４に
おけるＱ３．Ｑ４にてこの異常情報Ｅを検出することが
可能であるので、一括入力レジスタ９ａにそれ以降に複
写した各入力データＤ₃ ．Ｄ₅ ，Ｄ₇ を異常データとし
て破棄する等の前述した異常処理が実行される。

【００４４】また、図５のタイムチャートにおいて、入
力装置２において入力データＤ₅ の取込み時に異常が発
生して、次の入力周期Ｔ₀ にてその異常が自動的に解消
したとする。

【００４５】この場合、入力バッファ４に、入力データ
Ｄ₅ は異常情報Ｅが付加されて、［Ｄ₅ Ｅ］のフォーマ
ットで書込まれる。しかし、次の入力データＤ₆ は異常
が解除された後のデータであるので、異常情報Ｅは付加
されていない。また、一括入力処理プログラケ１１ａが
動作して、この誤った入力データＤ₅ 及び異常情報Ｅが
同時に領域１４ａ．１４ｂへ転写される。

【００４６】よって、制御演算プログラム１２ａの該当
入力装置２に対応する制御プログラムは、制御周期Ｔ₁
における制御演算の開始前における図４のＱ３．Ｑ４の
エラーチェク処理において、必ずこの異常情報Ｅを検出
できる。よって、確実に異常処理を実施でてきる。

【００４７】すなわち、たとえ、各入力装置２に一時的
な異常（故障）が生じて、直ぐに正常状態に復旧して、
誤った入力データＤが一括入力レジスタ９ａに転写され
たとしても、その異常データＤが正常データと見なされ
て制御演算処理が実行されることが未然に防止される。
よって、プロセス制御装置の信頼性を大幅に向上てき
る。

【００４８】なお、本発明は上述した実施例に限定され
るものではない。実施例においてはは、本発明の情報処
理装置をプロセス制御装置３ａに適用した場合について
説明したが、特にプロセス制御装置３ａに限定されるも
のではない。すなわち、外部から入力データＤを周期的
に取込む場合の入力周期Ｔ₀ と、この取込んだ入力デー
タＤをデータ処理するデータ処理周期Ｔ₁ とが互いに非
同期である各種の情報処理装置に適用できることは言う
までもない。

【００４９】

【発明の効果】以上説明したように本発明の情報処理装
置においては、入力バッファに入力データと共に格納さ
れた異常情報を一括入力レジスタに入力データと共に複
写し、この一括入力レジスタに複写された入力データに
対する制御演算時にこの転写された異常情報を検出する
ようにしている。

【００５０】したがって、たとえ入力周期とデータ処理
周期とが一致しなくて、かつ過渡的な異常が生じたとし
も、その異常発生時の入力データを異常データと特定で
き、確実に異常処理を実施でき、装置全体の信頼性を大
幅に向上できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係わる情報処理装置とし
てのプロセス制御装置の概略構成を示すブロック図

【図２】 同実施例装置に組込まれた一括入力レジスタ
の構成を示すメモリフォーマット図

【図３】 同実施例装置における一括入力処理を示す流
れ図

【図４】 同実施例装置における制御処理を示す流れ図

【図５】 同実施例装置の動作を示す流れ図

【図６】 従来のプロセス制御装置の概略構成を示すブ
ロック図

【図７】 同従来装置に組込まれた一括入力レジスタの
構成を示すメモリフォーマット図

【図８】 同従来装置の動作を示す流れ図

【符号の説明】

１…プラント、２…入力装置、３，３ａ…プロセス制御
装置、４…入力バッファ、５…出力バッファ、６…出力
装置、７…バスライン、８…ＣＰＵ、９，９ａ…一括入
力レジスタ、１０…プログラムメモリ、１１，１１ａ…
一括入力処理プログラム、１２，１２ａ…制御演算プロ
グラム、１３…タイマ、１４ａ，１４ｂ…領域、Ｔ₀ …
入力周期、Ｔ₁ …制御周期（データ処理周期）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部から一定の入力周期で入力装置を介
   して入力された入力データを前記入力周期に同期して入
   力バッファに格納して、この入力バッファに格納した入
   力データを前記入力周期と非同期のデータ処理周期で一
   括入力レジスタに複写し、この一括入力レジスタに複写
   された入力データに対して前記データ処理周期でデータ
   処理を行う情報処理装置において、 前記入力バッファに前記入力データと共に格納された前
   記入力装置で発生した異常情報を、前記入力データと共
   に前記一括入力レジスタに複写する異常情報複写手段
   と、 前記データ処理時に、前記一括入力レジスタに前記異常
   情報が記憶されているとき前記入力装置を異常と判断す
   る異常判断手段と、 この異常判断手段の異常判断に応動して所定の異常処理
   を実行する異常処理実行手段とを備えた情報処理装置。