JPH01311332A - エラーチェック方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報処理装置のエラーチェック方式に関す
るものである。

〔従来の技術〕

第２図は、従来のＲＡＭの格納データに対するエラーチ
ェック方式を示す図である。

図において、■はランダムアクセスメモリ　（以下ＲＡ
Ｍという）、２はＲＡＭ格納データの入力バス、３，４
はＲＡＭ格納データの入力バスに接続されたレジスタ群
、５．６はレジスタのパリティチェック回路、ｌａはＲ
Ａ　Ｍの入力データ信号線、２ａはＲＡ　Ｍの出力デー
タ信号線、７は１７八Ｍの読み出しデータレジスタ、８
はＲＡＭ読み出しデータレジスタのパリティチェック回
路、９はＲＡＭ書き込みパルスである。

次に動作について説明する。従来のＲＡ　Ｍ格納データ
に対するエラーチェック方式は下記の如くであった。

ＲＡ　Ｍの格納データとして例えばレジスタ３が選択さ
れると、そのデータは、バス２を通し、１ぐＡＭの入力
データ信号線１ａに出力され、ＲＡＭ書き込みパルス９
によってＲＡＭＩへ格納される。

この時、格納されるデータに対するエラーチェックはレ
ジスタ３の如く、レジスタの出力でパリティチェック回
路５により、チェックされるのみでバス２の出力後、Ｒ
ＡＭ入力データに対するエラーチェックはなされていな
かった。一方、格納されたデータが、ＲＡＭから読み出
される場合は、ＲＡＭの出力データ信号線２ａを通じ、
ＲＡＭ読み出しデータレジスタフにセットされ、その出
力に対してパリティチェック回路８によりチェックがな
される。

〔発明が解決しようとする課題〕

従来のＲＡＭ格納データに対するエラーチェック方式は
以上の如く構成されているので、ＲＡＭの格納データ入
力バス上での障害に対しては、チェックがなされないの
で、障害発生により格納されるデータに誤りが生じた場
合でも、そのままＲＡＭへ書き込まれてしまい、かつそ
のデータが誤ったという事実は、ＲＡＭから該当格納デ
ータが読み出されるまで検知されなかった。

しかも、一般に情報処理装置のデータ処理として、ＲＡ
Ｍへ直前に格納したデータが、必ずしも直ちに次のサイ
クルで使用される訳ではなく、従ってＲＡＭ書き込み時
点でのデータの誤り検出が、ＲＡ　Ｍの読み出し時点ま
で遅らされるため障害発生時の状況を解明する手がかり
を得ることが困難であり、かつデータ誤りの原因となっ
た障害が、ＲＡＭへ書き込み時点に発生したのか、ＲＡ
Ｍから読み出し時点に発生したのかの区別も困難である
など、ＲＡ　Ｍ格納データに対する障害解析が著しく難
しい問題点かった。

ごの発明は、上記のような問題点を解消するためになさ
れたもので、ＲＡＭ書き込み時点でのエラーチェックを
強化し、ＲＡＭ格納データに対する信頼性向上と、ＲＡ
Ｍ格納データに対する障害解析を容易とするエラーチェ
ック方式を得ることを目的としている。

〔課題を解決するための手段〕

この発明に係るエラーチェック方式は、入力バス２から
入力データ信号線１ａを介してメモリ１内にデータを格
納する際の上記入力データ信号線ｌａ上におけるデータ
をモニタするモニタ手段２０と上記モニタ手段２０によ
りモニタしたデータの誤りを検出する検出手段２１とを
具備し、メモリにデータを書き込む時点のデータエラー
のチェックを行うことを特徴とするものである。

〔作用〕

入力バス２に接続されている各レジスタ３．４から読み
出されたデータは入力バス２、入力データ信号線１ａを
介してメモリ内１に格納される。

この時モニタ手段２０は上記入力データ信号線ｌａ上の
データをモニタし、検出手段２１は、このモニタ手段２
０がモニタしたデータのエラーを検出する。

〔実旅例〕

以下、この発明の一実施例を図について説明する。なお
、従来技術と同一の構成要素については同一番号を付し
てその説明を省略する。

第１図はこの発明の一実施例を示す構成図で、　　１図
において、２０は入力データ信号線ｌａ上のデータをモ
ニタとするモニタ手段としてのモニタレジスタ、２１は
モニタレジスタ２０に格納されたデータのパリティチェ
ックを行う検出手段としてのパリティチェック回路、２
２はモニタレジスタ２０にデータを格納する際のサンプ
ルクロックである。

次に動作について述べる 第１図のような構成において、ＲＡＭへの書き込みが指
示されるとその格納データは、格納データ入力バス２に
接続されたレジスタ群からいずれかのレジスタが選択さ
れ、格納データ入力バス２のバス上に出力された後、Ｒ
ＡＭの入力データ信号線１ａに出力される。

この入力データ信号線１ａは、ＲＡＭＩへのデータ入力
の他、モニタレジスタ２０にも入力されテオリ、ＲＡＭ
の書き込みパルス９と同期した上司時に、モニタレジス
タにセットされる。モニタされたデータすなわち、ＲＡ
Ｍへ格納されたデータは、直ちにパリティチェック回路
２１でチェソりされ、もし、データに誤りが発見される
と、直ちにＲＡＭ書き込み時点の格納データのエラーと
して報告される。

なお、上記実施例では、ＲＡＭの格納データのエラーチ
ェック方式について説明したが、バス構成のデータを入
力とするデータ記憶装置であれば、ＲＡＭには限らず上
記実施例と同様の効果を奏する。

〔発明の効果〕

以上説明したようにこの発明によれば、入力パスから上
記入力データ信号線を介してメモリ内にデータを格納す
る際の上記入力データ信号線上におけるデータをモニタ
するモニタ手段と、上記モニタ手段によりモニタしたデ
ータの誤りを検出する検出手段とを具備し、メモリにデ
ータを書き込む時点のデータエラーのチェックを行うよ
うに構成したので、少量のハードウェア付加で、ＲＡＭ
格納データに対する信頼性を向上させ、かつ格納データ
の障害に対する障害解析を容易にできる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は従
来のエラーチェック方式を示す構成図である。 ■・・・ＲＡＭ、２・・・入力パス、３．４・・・レジ
スタ、７・・・データレジスタ、５．６゜８・・・パリ
ティチェック回路、１ａ・・・入力データ信号線、２ａ
・・・出力データ信号線、２０・・・モニタレジスタ（
モニタ手ＩＲ）、２１・・・パリティチェック回路（検
出手段）、２２・・・サンプルクロック。 尚図中、同一符号は同−又は相当する構成要素を示す。

Claims (1)

1. 【特許請求の範囲】 入力バスに複数のレジスタとメモリとが接続され、任意
   の上記レジスタに格納されたデータを上記入力バス、入
   力データ信号線を介して上記メモリ内に格納する場合、
   上記レジスタから上記入力バスにデータを出力する際の
   データエラーのチェックを行うエラーチェック方式にお
   いて、 上記入力バスから上記入力データ信号線を介してメモリ
   内にデータを格納する場合の上記入力データ信号線上に
   おけるデータをモニタするモニタ手段と、上記モニタ手
   段によりモニタしたデータの誤りを検出する検出手段と
   を具備し、上記メモリにデータを書き込む時点のデータ
   エラーのチェックを行うことを特徴とするエラーチェッ
   ク方式。