JPH02216566A - バス情報トレース再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の処理装置を結合している共通バスの
バス情報をトレース再生するバス情報トレース再生装置
に関するものである。

〔従来の技術〕

第４図は従来のバス情報トレース再生装置を示すブロッ
ク接続図であシ、図において、１は共通バス、２はトレ
ース装置、３ａ＋３ｂｅ３ｃは共通バス１に結合された
処理装置である。また、トレース装置２において、２１
は共通バス１のバス情報を取シ込むためのインターフェ
イス回路（以下、プローブという）、２２はバス情報を
格納するトレースメモリ、２３はバス情報の内容を表示
する表示装置である。

次に動作について説明する。

プローブ２１は共通バス信号のうち不具合解析に必要な
すべての信号をモニタできるように接続されている。従
って、共通バス１の動作タイミング毎にグローブ２１に
よシ検出されたバス情報は、逐次サンプルされて、トレ
ースメモリ２２の中に格納される。また、このトレース
メモリ２２に格納された情報は第５図に示す通シである
。これＫよれば、いつ、どこから、どこへ、どんな情報
が転送されたかを判別できるようになりている。

この内容をアルファベットや数字などの記号を用いて表
示装置２３を通して表示させ、システムに不具合が発生
したとき、その表示内容の解析を行うことによ）、原因
究明を行うことができる。

〔発明が解決しようとする課題〕

従来のバス情報トレース再生装置は以上のように構成さ
れているので、この分散プロセッサシステムで発生した
不良現象を表示装置２３に表示させ、そのときの状態の
記録結果を見ることで、その不良内容を判定できるが、
そのときの各処理装置３８〜３ｃの内部動作まではわか
らず、従りて、共通バス１の動作と処理装置３ａ−３ｃ
の内部動作の競合状態が原因となるような不良現象の原
因究明が困難であシ、特別に高度な技術が必要になるな
どの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、共通バス状態の記録を再生することができる
とともに、問題となる処理装置を特定した場合には、そ
の他の処理装置が出力した情報はそのまま再生出力して
、不良発生時の状況をシミエレーシ冒ンし、上記特定し
た処理装置は実動作を可能とすべく、再生結果の出力を
抑止し、共通バスの動作に対応した処理装置動作を容易
に再現し、システムの不良原因の究明を確実に行うこと
ができるバス情報トレース再生装置を得ることを目的と
する。

〔課題を解決するための手段〕

この発明に係るバス情報トレース再生装置は、トレース
メモリにもとづくバス情報の再生を抑止すべきタイミン
グ情報を設定器によって設定し、このタイミング情報に
従って、抑止回路が上記トレースメモリから共通バスへ
のバス情報の出力を・抑止するように構成したものであ
る。

〔作用〕

この発明における抑止回路は、設定器で設定したタイミ
ング情報にもとづき、特定した処理装置の実動作を可能
にして、トレースメモリからのバス情報の出力を抑止し
、上記特定した処理装置からの実出力を共通バスへ出力
するように作用する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、１は共通バス、２Ａはトレース装置、３ａ
〜３ｃは複数の処理装置である。また、上記トレース装
置２Ａにおいて、２１Ａはバス情報の記録のためのイン
ターフェイス回路、２２はトレースメモリ、２３はトレ
ース結果を表示する表示装置、２４は記録結果の再生の
ため、被検査対象となる処理装置３ａ〜３ｃの１つを設
定する設定器、２５はトレース内容から設定器２４で設
定された再生を抑止すべき情報タイミングを検出する検
出器、２６はトレースメモリ２２からの再生データの出
力を、上記検出した情報タイミングでのみ抑止するため
の抑止回路、２１は共通バス１へのインターフェイス０
０路、２１ｔ）レース記録、再生の全体の制御を行う制
御回路である。

次に動作について説明する。まず、通常動作時の共通バ
ス情報の記録は、共通バス１の動作タイミングによプイ
ンター７エイス回路２１Ａを介してトレースメモリ２２
ＫＪ＠次格納されている。この動作は従来技術と同じで
あり、その重複する説明は省略する。なお、トレースメ
モリ２２の内容は、概念的には第５図に示す通υであり
、共通バス１の動作タイミング毎にどの処理装置から（
ＦＲＯＭ）、どの処理装置の（Ｔｏ）、どのアドレスに
（ＡＤＤＲ）、どんなデータ（ＤＡＴＡ）が転送された
かを順序だてて記憶している。ここで共通バス１上にデ
ータが流れなかりたタイミングもｎ＋ｍ、ｍ＋３のよう
に存在する場合がある。

いま、−例として、あるタイミングで処理装置３ｃの動
作に不具合が発生し、これを解析する場合について説明
する。

この場合、第１図において、処理装置３ａ、３ｂをシス
テムよりとシはずしておくか、あるいは共通バス１に対
し出力が出ないようにしておき、トレース装置２人から
これに格納された第５図に示すような情報を共通バスタ
イミングに従い、逐次再生する。

例えば、第５図に示すタイミングｎ＋２において、処理
装置３ｃのアドレスβへ、Ｙというデータが転送される
が、再現システムではこのデータＹを共通バス１に出力
しているのは、実際の処理装置３ｃではなく、トレース
装置２人においてトレースメモリ２２が抑止回路２６．
インターフェイス回路２７を通して出力している。

こうして、処理装置３ｃはあたかも処理装置３ａ。

３ｂが共に実稼動していたかのようにデータを受信し、
動作する。

次に、タイミングｍ＋２にお込ては、処理装置３ｃは実
際にデータＶを出力しようとするが、トレース族ｆ２Ａ
もトレースメモリ２２の内容に従い、同一データを出力
しようとするため、このトレース装置２人では、検出器
２５が設定器２４で設定した再生を抑止すべき情報タイ
ミングにもとづき、被検査対象からの出力であることを
検出し、抑止回路２６によシ、その出力を抑止する。従
って、このタイミングｍ＋２では、共通バス１にデータ
を出力しているのは、実際の処理装置３ｃである。

この状況を第２図に示す。

一方、処理装置３ｃの内部動作の状態によりては、タイ
ミングｍ＋２においてトレース装置２人からの出力を抑
止しても、実際の処理装置３ｃからの出力が遅れてしま
うケースもあシ得る。この場合、例えば、タイミングｍ
＋３においてＢ→Ａへの転送をトレース装置２人が再生
してしまうと、処理装置３ｃからの実出力が競合し、再
現システムとして正しく動作をしなくなる場合が考えら
れる。

この場合には、出力抑止をしたタイミングでは実出力が
あるまで、以後のトレース再生動作を停止し、実出力を
得た後、トレース再生を再開することによシ、処理装置
３ｃの内部の微妙な動作タイミングの遅れを救済し、正
しい再現状態を保つことができる。この様子を第３図に
示す。

なお、上記実施例では密結合マルチプロセッサシステム
について示したが、ネットワーク結合の分散プロセッサ
システムへも同様の手法で実施することができ、上記実
施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば共通バスのバス情報の
トレース結果を再生し、かつトレースメモリからの特定
の出力のみの再生を抑止するととができるように構成し
たので、プロセッサシステムにおける不具合発生時に、
特定の処理装置の不具合状況を容易にしかも精度よく再
現させることができ、これにもとづきデバッグ作業を効
率的に行えるものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による、バス情報トレース
再生装置を示すブロック接続図、第２図はこの発明にお
けるトレース情報の再生状況を説明するタイミング図、
第３図は同じくトレース再生停止がある場合のタイミン
グ図、第４図は従来のバス情報トレース再生装置を示す
ブロック接続図、第５図は第１図および第４図における
トレースメモリの内容を示す説明図である。 １は共通バス、２人はトレース装置、２４は設定器、２
６は抑止回路。 なお、図中、同一符号は同一　または相当部分を示す。 ２Ａニドレース」吏ｉ 第１図 第 図 第 図 ＹＬ タシを 第 図 第 図 ＲＯＭ Ｔ。 ＡＣ）ＯＲ ＡＴＡ

Claims (1)

【特許請求の範囲】
1. データを処理する複数の処理装置と、これらの処理装置
   を結合する共通バスと、この共通バス上のバス情報を一
   定期間トレースメモリ上に格納し、かつこの格納したバ
   ス情報を表示装置に表示するトレース装置とを備えたバ
   ス情報トレース再生装置において、上記トレースメモリ
   にもとづくバス情報の再生を抑止すべきタイミング情報
   を設定する設定器と、上記タイミング情報に従って、上
   記トレースメモリから上記共通バスへのバス情報の出力
   を抑止する抑止回路とを設けたことを特徴とするバス情
   報トレース再生装置。