JPS6027052B2 - 記憶装置アドレス系回路の試験方式 - Google Patents

記憶装置アドレス系回路の試験方式

Info

Publication number
JPS6027052B2
JPS6027052B2 JP52063186A JP6318677A JPS6027052B2 JP S6027052 B2 JPS6027052 B2 JP S6027052B2 JP 52063186 A JP52063186 A JP 52063186A JP 6318677 A JP6318677 A JP 6318677A JP S6027052 B2 JPS6027052 B2 JP S6027052B2
Authority
JP
Japan
Prior art keywords
address
circuit
test method
memory device
answer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52063186A
Other languages
English (en)
Other versions
JPS53148927A (en
Inventor
政七 岸
俊雄 大間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP52063186A priority Critical patent/JPS6027052B2/ja
Publication of JPS53148927A publication Critical patent/JPS53148927A/ja
Publication of JPS6027052B2 publication Critical patent/JPS6027052B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は記憶装置のアドレス系回路の試験方式に関する
従来、記憶装置のアドレス系回路を試験するためにには
、記憶素子の試験を行うためのギヤロッピング(Gal
loping)、ウオ−キング(Walki増)等の試
験パターンを使用するか、または記憶装置内にアドレス
情報をそのままデータとして返送するための診断回路を
設けていた。
Galloping、Walkingはメモリ内の全ア
ドレスに特定のデータQを書き込んだ後、ある任意のア
ドレスにデータQを反転させたデータを書き込み、全ア
ドレスに対して一定の順序で全アドレスを読み出して試
験を行う。
また診断回路を用いてアドレス系回路を試験する場合に
ついて、第1図により説明する。
第1図いおいて、1および2は中央制御装置CC、3お
よび4は入力共用回路CMNへ,CM皿A,、5および
6は記憶部M凪鳩,MEM,、7および8は出力共用回
麓CMNBo,CMNB,、17および18は記憶都内
の診断回路DGMo,DGM,である。試験対象のアド
レス系回路をCMNA,とする。まず記憶部M旧M,は
あらかじめ診断回路DGM,が動作する状態にしておい
て、中央制御装置CCり入力共用回路CMNA,を通し
て記憶部M旧M.ヘアドレス情報を送出すると、記憶部
M旧M,は送られてきたアドレス情報をそのまま出力共
用回路CMNBを通して中央制御装置CCへ返送するの
で、このデータを中央制御装置CCで解析して障害を検
出する。
このように、Galloping、Walking等を
用いる場合は、メモ川こ対するアクセス回数が多いので
、試験実行時間が長くなり、また診断回路を用いる場合
は、特別に診断回路を設けなければならないので、回路
が複雑になるという欠点がある。
本発明はメモリのアドレスの一部に先頭アドレス(アド
レス情報がすべて0)と最終アドレス(アドレス情報が
すべて1)を含めて、このアドレスに対応した数値を書
き込んだ後、書き込み経路とは異なる経路で、先に書き
込んだアドレスのうち、先頭アドレスと、最終アドレス
を読み出し、この読み出したアドレスの内容を判定する
ことにより、記憶装置アドレス系回路を試験することを
特徴とし、その目的はアドレスビット障害を短時間に、
しかも診断回路を使用せずに、障害を検出できる方法を
提供することにある。以下図面により発明を詳細に説明
する。第2図および第3図は本発明の試験方式を、記憶
装置の入力共通制御回路の試験に、実施した例を示すブ
ロックである。
第2図および第3図において、9および1 0‘ま中央
制御装置CCo,CC,、1 1および12は入力共通
制御回路CTLへ,CTLA,、13および14は記憶
部舵,M,、15および16は出力共通制御回路である
。試験対象アドレス系回路は入力共通制御回路CTLA
oに存在している。‘ィ} まず中央制御装置CCoか
ら入力共通制御回路CTLAoを介して、記憶部M,の
一部のアドレスに、固有の数値を書き込む。
すなわち2進N桁表示されるアドレス(1…10),(
1…101),(1・・・1011),…(101・・
・1),(01・・・1)に、データ1,2,・・・,
Nを書き込み、2進N桁表示されるアドレス(0…01
),(0…010),(0…0100),…(010…
0),(10…0)アドレスに、データN+1,N+2
,…,洲を書き込む。またアドレス(0…0)にはデー
タ0を誓き込み、アドレス(1…1)にはデータ2N−
1を書き込み、残りアドレスには2N−1に等しくなく
、刈り大きい値を書き込んでおく。【〇1 次に第3図
に示すように、中央制御装置CC,から試験対象回路を
含む入力共通制御回路CTLAoを介して、記憶部M,
の先頭アドレス(0…0)の内容を読み出す。
前記【ィ}項目を実行した後は、アドレス(0・・・0
)以外の全アドレス内容は0でないので、読み出した情
報(以下アンサと呼ぶ)が0ならば、入力共通制御回路
CTLへのアドレス回路にはアドレスビットの“1”ス
タック障害が存在していないことが明らかになる。
アンサが0でないならば、アドレス系回路に“1”スタ
ック障害が存在しているので、アドレス情報が(0・・
・0)から他の値に変化し、アドレス(0・・・0)以
外の内容が読み出される。
たとえばアドレス系回路の障害ビット位置が3ビット目
にあれば、アドレス(0…0)を読み出すとき、(0…
0100)を読み出し、アンサがN十3となる。このア
ンサが0でなく、かつN以上であることはアドレスビッ
トに“1”スタック障害があることを意味し、かつ(ア
ンサ値−N)が障害ビット位置を表わす。前述の理由に
よりアドレス(0・・・0)の内容を読み出し、アンサ
を判定することにより、アドレス系回路の“1”スタッ
ク障害ならびにその障害ビット位置を検出できる。
し一 次に中央制御装置CC,から試験対象回路を含む
入力共通制御回路CTLA,を介して、記憶部M,の最
終アドレス(1・・・1)の内容を読み出す。
アンサが2N−1ならば、入力共通制御回賂CTLA,
のアドレス系回路に“0”スタツク障害は存在しない。
アンサが2N−1以外ならば、“0”スタック障害が存
在する。たとえばアドレス系回路の3ビット目に“0”
スタツク障害が存在しているならば、アドレス(1…1
)の内容を読み出したとき、アドレス(1…1011)
の内容3がアンサに現われる。
アンサ値3はアドレスビット3に、“0”スタツク障害
が存在していることを表わす。
アンサ値が1〜Nならば、その値に対応するアドレスビ
ットに“0”スタック障害が存在している。
ァンサ値が洲より大ならば、2ビット以上のスタック障
害が存在していることになる。以上説明したように、本
発明の記憶装檀アドレス系回路の試験方式は、全アドレ
スにそのアドレスに対応した固有データを書き込み、先
頭アドレスと最終アドレスのみを読み出すので、メモリ
に対するアクセス回数が2N+2と少なく、短時間で試
験が実行できる。
また読み取ったデータを解析することにより、アドレス
系回路の障害となっているビット位置が検出でき、しか
も複数のビットに0スタック障害、1スタック障害が同
時に発生している場合でも障害を検出でき、また診断回
路が存在しない場合でも、障害を検出できる利点がある
【図面の簡単な説明】
第1図は従釆の診断回路を用いた試験方法を説明するた
めのブロク図、第2図および第3図はそれぞれ本発明の
一実施例を示すブロック図である。 1,2…中央制御装置、3,4…入力共通回路、5,6
…記憶部、7,8…出力共用回路、9,10・・・中央
制御装置、11,12・・・入力共通制御回路、13,
14・・・記憶部、15,16・・・出力共通制御回路
、17,18・・・診断回路。 第1図毅2図 鍵8図

Claims (1)

    【特許請求の範囲】
  1. 1 ICメモリ素子を複数個用いて構成した記憶部と、
    この記憶部へ書き込みまたは読み出す経路を二つ以上有
    する記憶装置において、前記記憶部のアドレスの一部に
    、アドレス情報がすべて0からなる先頭アドレスとアド
    レス情報がすべて1からなる最終アドレスを含めて、こ
    のアドレスに対応した数値を書き込んだ後、書き込み経
    路とは異なる経路で、先に書き込んだアドレスのうち先
    頭アドレスと最終アドレスを読み出し、この読み出した
    アドレスの内容を判定することにより、前記記憶装置の
    アドレス系回路を試験することを特徴とする記憶装置ア
    ドレス系回路の試験方式。
JP52063186A 1977-06-01 1977-06-01 記憶装置アドレス系回路の試験方式 Expired JPS6027052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52063186A JPS6027052B2 (ja) 1977-06-01 1977-06-01 記憶装置アドレス系回路の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52063186A JPS6027052B2 (ja) 1977-06-01 1977-06-01 記憶装置アドレス系回路の試験方式

Publications (2)

Publication Number Publication Date
JPS53148927A JPS53148927A (en) 1978-12-26
JPS6027052B2 true JPS6027052B2 (ja) 1985-06-27

Family

ID=13221947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52063186A Expired JPS6027052B2 (ja) 1977-06-01 1977-06-01 記憶装置アドレス系回路の試験方式

Country Status (1)

Country Link
JP (1) JPS6027052B2 (ja)

Also Published As

Publication number Publication date
JPS53148927A (en) 1978-12-26

Similar Documents

Publication Publication Date Title
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
US3659088A (en) Method for indicating memory chip failure modes
JPS6299835A (ja) 回路の試験ポイントの診断方法およびそのための診断装置
JPH06119799A (ja) メモリ試験装置
JPS6027052B2 (ja) 記憶装置アドレス系回路の試験方式
CN108231134B (zh) Ram良率补救方法及装置
US5515527A (en) Method and system for measuring branch passing coverage in microprogram by use of memories for holding program addresses of instructions currently and latest executed for use in logic simulator
JPS60122426A (ja) 書込みデ−タチエック方式
JPH0326480B2 (ja)
JPH01155452A (ja) データ処理システムの接続確認方式
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
JPS6045853A (ja) 履歴診断方式
JPS60549A (ja) メモリ試験方式
SU744577A1 (ru) Устройство дл тестовой проверки пам ти
JPS58115699A (ja) メモリ・ボ−ド試験方式
JPS6027221B2 (ja) マスタ−エラ−編集方式
JPH0593764A (ja) 論理回路の検査装置
JPS6223336B2 (ja)
JPH02129742A (ja) メモリに対するアドレス信号の異常検出方法
JPH0242545A (ja) 記憶装置
JPH02100145A (ja) マイクロプログラム制御方式の計算機システム
JPS59226955A (ja) プログラム・デバツク装置
JPH11212731A (ja) ファイル装置試験方法
JPH01163860A (ja) 入出力制御装置
JPH04372025A (ja) アクセスビットつき記憶装置