JPS6223336B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデータ処理装置に関し、特に、キヤツ
シユメモリおよびアドレス変換バツフア等のよう
に主記憶装置の内容の一部が記憶されているバツ
フアメモリに関する。

従来、バツフアメモリのハードウエアの間欠的
な障害の救済は、主記憶装置からデータをバツフ
アメモリに再度登録することにより行なわれてい
る。すなわち、キヤツシユメモリでは、障害を生
じたメモリアドレスのデータを含むデータブロツ
クを主記憶装置からブロツク転送により再度登録
することであり、アドレス変換バツフアでは、障
害を生じたアドレスに対してアドレス変換を行な
い主記憶装置にあるアドレス変換後のアドレスを
含むページテーブルワードを再度登録することで
ある。バツフアメモリのエラー回復機能を持つデ
ータ処理装置では、前記エラー回復機能の試験の
ためにエラーデータをバツフアメモリに書き込む
ための手段を設けており、試験時には前記バツフ
アメモリにエラーデータを書き込んだあと、この
データをアクセスし、前記エラー回復機能が機能
するかどうかを確めている。しかし、前記エラー
回復機能が第１図のフローチヤートに示すよう
に、複雑になると、従来のエラーデータをバツフ
アメモリに書き込む手段だけでは前記エラー回復
機能の正確な試験ができない。第１図において、
Ａはバツフアメモリのアクセス処理である。Ｂは
バツフアメモリのエラー回復処理であり、バツフ
アメモリがキヤツシユメモリの場合には、エラー
を生じたメモリアドレスのデータを含むデータブ
ロツクの主記憶装置からのブロツク転送処理であ
り、バツフアメモリがアドレス変換バツフアの場
合には、主記憶装置にあるペーシテーブルワード
を登録するアドレス変換処理である。

すなわち、第１図のフローチヤートの例はバツ
フアメモリ内の同一アドレスの同一データに対し
合計４回のアクセスが行なわれ、これらのアクセ
スに対して全てエラーが生じたときには、データ
処理装置の致命的なエラーとして処理する前記エ
ラー回復機能の動作フローを示したものである。

第１回目のバツフアメモリ内のデータのアクセ
ス１でエラーがないときは、正常の処理が行なわ
れ、エラーがあるときには、前記エラー回復機能
が動作してバツフアメモリの同一アドレスに、主
記憶装置から前記エラーデータに対応するデータ
が書き込まれ、第２回目のバツフアメモリ内のデ
ータのアクセス４が行なわれる。この段階で、エ
ラーがなければ、クラス１の処理が行なわれ、エ
ラーがあるときには前記バツフアメモリの縮退が
行なわれる。ここで、バツフアメモリの縮退と
は、バツフアメモリの同一記憶場所で２回エラー
が生じたときには、バツフアメモリの固定障害と
判断し、この固定障害が生じた記憶場所を前記バ
ツフアメモリの構成から切り離し、該バツフアメ
モリ内の記憶場所の再構成を行なうことである。
前記バツフアメモリの縮退が行なわれたあと、再
構成された記憶場所に主記憶装置から前記エラー
データに対応するデータが書き込まれ、第３回目
のバツフアメモリ内のデータのアクセス８が行な
われる。この段階で、エラーがなければ、クラス
２の処理が行なわれ、エラーがあるときには、前
記バツフアメモリの同一アドレスに主記憶装置か
ら前記エラーデータに対応するデータが書き込ま
れ、第４回目のバツフアメモリ内のデータのアク
セス１１が行なわれる。ここで、エラーがなけれ
ば、クラス３の処理が行なわれ、エラーがあると
きには、データ処理装置の致命的なエラーとしク
ラス４の処理が行なわれる。ここで、クラス１〜
３の処理とは、アクセス１でエラーが無いときと
同じ正常の処理を行つたあとにオペレーテイング
システムにエラー報告を行ない、オペレーテイン
グシステムがこれらのエラーに関連する情報を保
守等のためにロギングするような処理である。ま
た、クラス４の処理とは、バツフアメモリの動作
を中断させる処理である。

上述のように、第１図のフローチヤートにもと
づいて前記エラー回復機能の試験を行なう場合、
前記エラーデータをバツフアメモリに書き込む手
段だけしか持たない従来の装置ではクラス１の処
理だけしか試験することができないという欠点が
ある。

本発明の目的は上述の欠点を除去しエラー回復
機能の試験が容易に行なえるデータ処理装置を提
供することにある。

本発明の装置は、主記憶装置の記憶内容の一部
が記憶されるバツフアメモリと、前記バツフアメ
モリの記憶内容をアクセスしたときにエラーがあ
ることを検出する手段と、アクセスした前記記憶
内容と対応する前記主記憶装置の記憶内容を前記
主記憶装置から読み出してバツフアメモリに書き
込む手段と、バツフアメモリに対する書込み禁止
の回数を設定する手段と前記書込み禁止の回数を
記憶する手段と前記書込み禁止回数を記憶する手
段に記憶されている前記書込み禁止の回数を減ず
る手段とを含むバツフアメモリ制御手段とから構
成されている。

次に本発明について図面を参照にして詳細に説
明する。

第２図は本発明の一実施例を示すブロツク図で
あり、アドレス変換バツフアへの適用例を示す。
第２図のブロツク構成により第１図のフローが実
行される。同図において、実効アドレス２０はペ
ージ番号２１とページ内アドレス２２とに分類さ
れ、ページ番号２１はページ番号上位部２３とペ
ージ番号下位部２４とに分類されている。ページ
番号下位部２４は、セレクタ２８を介してページ
番号上位記憶部２５とページアドレス記憶部２６
とからなるバツフアメモリ２７内のページ番号下
位部２４に対応するページアドレスデータをペー
ジアドレス記憶部２６からページアドレス部３６
にアクセスするために使用され、このページアド
レス部３６とページ内アドレス２２とを合わせて
実アドレス３５としている。

以上のようにして、実効アドレス２０から実ア
ドレス３５への変換が行なわれる。このアドレス
変換は、ページ番号上位部２３とページ番号上位
記憶部２５との出力を比較器２９において比較
し、両者が同一であることおよびバツフアメモリ
２７の出力をパリテイチエツク回路３２において
パリテイチエツクしエラーがないことのそれぞれ
が確認されたとき、終了する。例えば、比較器２
９において、両者が一致せず比較器２９から不一
致信号（論理値１）３０が出力されるかまたはパ
リテイチエツク回路３２において、パリテイエラ
ーが生じ、パリテイチエツク回路３２からパリテ
イエラー信号（論理値１）４３が出力されたとき
には、セレクタ３８から出力されるメモリアドレ
ス４２を実アドレス３５からページテーブルワー
ドフエツチアドレス４１に切り換えるためにペー
ジテーブルワードフエツチ指示信号（論理値１）
３３がバツフアメモリ制御手段３１からセレクタ
３８に出力され、前記メモリアドレス４２に応答
して主記憶装置（図示していない）のページテー
ブルワードフエツチが行なわれ、該主記憶装置か
ら読み出されたページテーブルワード４４はバツ
フアメモリ書込み指示信号３４が与えられると、
バツフアメモリ２７に書き込まれる。ページテー
ブルワードフエツチアドレス４１はページテーブ
ルワード記憶領域の先頭アドレス３９とページ番
号２１とを加算器４０において加算することによ
り得られる。

上述のように、バツフアメモリ制御手段３１は
不一致信号３０とパリテイエラー信号４３とに応
答して、第１図のエラー回復機能のフローチヤー
トにしたがつて、ページテーブルワードフエツチ
指示信号３３を制御し、また、セレクタ２８の入
力信号選択によりバツフアメモリ２７の縮退を制
御する。

第３図は第２図の一実施例に用いたバツフアメ
モリ制御手段３１の一部の構成を示す図である。

第３図において、書込み禁止回数を記憶するこ
とができるカウンタ５０には書込み禁止回数の初
期値をデータレジスタ（図示していない）から与
えられるデータ５１により設定でき、AND回路
５８から出力される減算パルス５９により設定さ
れた値が減算されていく。例えば、データ５１に
よりカウンタ５０に書込み禁止回数３回が設定さ
れたとすると、カウンタ５０の反転出力６０およ
び５２は論理値０になるから、AND回路５３の
AND出力５４は論理値０となり、NAND出力５
５は論理値１となる。このとき、バツフアメモリ
書込み制御部（図示していない）から与えられる
バツフアメモリ書込み要求パルス信号５７が論理
値１となつても、AND回路５６の一方の入力で
あるAND出力５４は論理値０であるから実際の
バツフアメモリ書込み指示信号３４は論理直０と
なり、バツフアメモリへの書込みは禁止される。
同時に、AND回路５８の一方の入力である
NAND出力５５は論理値１であるため、減算パル
ス５９は論理値１となり、カウンタ５０は１回カ
ウントダウンされ、カウンタ５０の内容、すなわ
ち、書込み禁止回数は３から２に変わる。

次に、再び、バツフアメモリ書込み要求パルス
信号５７が論理値１となつても、同様に、バツフ
アメモリ書込み指示信号３４は論理値０のままで
あり、書込み禁止回数は２から１に変る。同様
に、３回目のバツフアメモリ書込み要求パルス信
号５７が論理値１になると、書込み禁止回数は０
になり、このときは、カウンタ５０の反転出力６
０および５２は論理値１になるので、AND回路
５３のAND出力５４は論理値１、NAND出力５
５は論理値０となる。次に、バツフアメモリ書込
み要求パルス信号５７が論理値１になると、
AND出力５４は論理１であるから実際のバツフ
アメモリ書込み指示信号３４が論理値１となり、
バツフアメモリ２７にページテーブルワード４３
が書込まれる。また、カウンタ５０はAND回路
５８の一方の入力であるNAND出力５５が論理値
０であるため、減算パルス５９が論理値０にな
り、減算はなされず書込み禁止回数０は変化しな
い。すなわち、この状態は通常のデータ処理装置
の状態であり、新たに書込み禁止回数がカウンタ
５０に設定されるまで継続する。

上述のカウンタを使用すると、第１図のエラー
回復機能試験のフローチヤートにおけるクラス１
からクラス４までの処理を行なわせることがで
き、各々の処理の試験が行なえる。すなわち、エ
ラーのあるページテーブルワードをバツフアメモ
リ２７に書込み、エラーのあるこのページテーブ
ルワードをバツフアメモリからアクセス１すると
エラー回復機能が動作して主記憶装置からデータ
がバツフアメモリに書込まれ、エラーのあるペー
ジテーブルワードがエラーのないページテーブル
ワードに置換されるため第２回目のバツフアメモ
リアクセス４ではエラーがなくなり、クラス１の
処理に移る。この結果、クラス１の処理の試験が
行なえる。次に、エラーのあるページテーブルワ
ードをバツフアメモリ２７に書き込みカウンタ５
０に書込み禁止回数１回を設定したあと、前記ペ
ージテーブルワードをバツフアメモリからアクセ
ス１すると、第１回目は主記憶装置からデータを
バツフアメモリに書き込むことが禁止されている
ためバツフアメモリの内容は変化せず、この結
果、２回目のバツフアメモリのアクセス４でもエ
ラーとなる。このため、さらに、第２回目の主記
憶装置からのデータの書き込みに移るが、このと
き、カウンタ５０の書込み禁止回数は０回になつ
ているので、書込みが行なわれ、第３回目のバツ
フアメモリアクセス８ではエラーがなくなり、ク
ラス２の処理に移る。この結果、クラス２の処理
の試験が行なえる。同様に、カウンタ５０に書込
み禁止回数２回および３回を設定すると、それぞ
れクラス３およびクラス４の処理の試験を行なわ
せることができる。

なお、第３図において、不一致信号３０および
パリテイエラー信号４３にに応答してページテー
ブルワードフエツチ指示信号３３を送出するため
の回路は本発明の要旨と直接関係しないので図示
していない。

以上、本発明には、バツフアメモリのエラー回
復機能試験が容易に行なえるという効果がある。

【図面の簡単な説明】

第１図はエラー回復機能試験のフローチヤート
を示す図、第２図は本発明の一実施例を示すブロ
ツク図および第３図は第２図の一実施例に用いた
バツフアメモリ制御手段の一部の構成を示す図で
ある。 図において、２０……実効アドレス、２１……
ページ番号、２２，３７……ページ内アドレス、
２３……ページ番号上位部、２４……ページ番号
下位部、２５……ページ番号上位記憶部、２６，
３６……ページアドレス部、２７……バツフアメ
モリ、２８，３８……セレクタ、２９……比較
器、３０……不一致信号、３１……バツフアメモ
リ制御手段、３２……パリテイチエツク回路、３
３……ページテーブルワードフエツチ指示信号、
３４……バツフアメモリ書込み指示信号、３５…
…実アドレス、３９……ページテーブルワード記
憶領域の先頭アドレス、４０……加算器、４１…
…ページテーブルワードフエツチアドレス、４２
……メモリアドレス、４３……パリテイエラー信
号、４４……ページテーブルワード、５０……カ
ウンタ、５１……書込み禁止回数データ、５２，
６０……カウンタ出力、５３……ANDおよび
NAND回路、５４……AND回路の出力、５５…
…NAND回路の出力、５６，５８……AND回
路、５７……バツフアメモリ書込み要求パルス信
号、５９……減算パルス出力。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置の記憶内容の一部が記憶されるバ
   ツフアメモリと、前記バツフアメモリの記憶内容
   をアクセスしたときにエラーがあることを検出す
   る手段と、アクセスした前記記憶内容と対応する
   前記主記憶装置の記憶内容を前記主記憶装置から
   読み出してバツフアメモリに書き込む手段と、試
   験開始時に前記バツフアメモリに対する書込み禁
   止の回数を設定する設定手段と前記書込み禁止の
   回数を記憶する記憶手段と前記試験実行中に前記
   バツフアメモリに対する書込みが要求される毎に
   該記憶手段に記憶されている前記書込み禁止の回
   数を減ずる更新手段とを含み該記憶手段の内容に
   応答して前記バツフアメモリへの書込みを制御す
   るバツフアメモリ制御手段とを備えたことを特徴
   とするデータ処理装置。