JPS6027221B2 - マスタ−エラ−編集方式 - Google Patents
マスタ−エラ−編集方式Info
- Publication number
- JPS6027221B2 JPS6027221B2 JP17701080A JP17701080A JPS6027221B2 JP S6027221 B2 JPS6027221 B2 JP S6027221B2 JP 17701080 A JP17701080 A JP 17701080A JP 17701080 A JP17701080 A JP 17701080A JP S6027221 B2 JPS6027221 B2 JP S6027221B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- address
- master error
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/08—Indicating faults in circuits or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、各装置の障害情報を含む各種情報を時分割で
収集するシステムにおけるマスターェフー編集方式に関
する。
収集するシステムにおけるマスターェフー編集方式に関
する。
第１図に示すように例えば時分割デジタル電話交換機の
シェルフ等である各装置ａ〜ｍの障害情報を含む各種情
報を各装置内マルチプレクサＭ円Ｘａ〜ＭＰＸｍ、回線
ｌａ〜ｌｍ、および受信側マルチプレクサＭＰＸにより
時分割にて伝送するシステムにおいて各装置の障害発生
有無を常時監視するには、単純には伝送されてきた情報
全部を常時チェックすればよいが、それは余りに煩雑で
あるから伝送情報から障害情報それも要監視障害情報の
みを抽出してチェックするのがよく、更に障害情報の中
味まで常時チェックするのも煩雑であるから、障害情報
であるか否かを示すビットつまりフラグを付加しておい
てそれを常時監視するとよい。
シェルフ等である各装置ａ〜ｍの障害情報を含む各種情
報を各装置内マルチプレクサＭ円Ｘａ〜ＭＰＸｍ、回線
ｌａ〜ｌｍ、および受信側マルチプレクサＭＰＸにより
時分割にて伝送するシステムにおいて各装置の障害発生
有無を常時監視するには、単純には伝送されてきた情報
全部を常時チェックすればよいが、それは余りに煩雑で
あるから伝送情報から障害情報それも要監視障害情報の
みを抽出してチェックするのがよく、更に障害情報の中
味まで常時チェックするのも煩雑であるから、障害情報
であるか否かを示すビットつまりフラグを付加しておい
てそれを常時監視するとよい。
従来、姿監視障害情報の抽出には、被伝送情報を記憶す
るレジス外こ所要の結線（ジャンパー布線論理）を施し
、該結線を通して要監視障害情報を抽出してマスターエ
ラー（障害情報のい材ざ代表であって該情報の記憶装置
内アドレスなどで構成される）とするようにしたものが
ある。
るレジス外こ所要の結線（ジャンパー布線論理）を施し
、該結線を通して要監視障害情報を抽出してマスターエ
ラー（障害情報のい材ざ代表であって該情報の記憶装置
内アドレスなどで構成される）とするようにしたものが
ある。
しかしこの方式ではマスターエラー群に含めるべき障害
情報の種類、個数、伝送順序などが変るとその都度結線
を変えなければならない。また情報量の増大に伴なつて
装置も大型化してしまう。本発明はか）る点を改善し、
マスターヱラーに含めるべき障害情報の変更に自由にか
つ迅速に対処でき、装置も小型で済むマスターエラー編
集方式を提供しようとするものである。
情報の種類、個数、伝送順序などが変るとその都度結線
を変えなければならない。また情報量の増大に伴なつて
装置も大型化してしまう。本発明はか）る点を改善し、
マスターヱラーに含めるべき障害情報の変更に自由にか
つ迅速に対処でき、装置も小型で済むマスターエラー編
集方式を提供しようとするものである。
本発明は各装置の障害情報を含む各種情報を時分割にて
収集するシステムにおけるマスターエラー編集方式にお
いて、該各種情報をそれぞれに対する所定のアドレス順
次書込まれるリフレッシュメモリと、該メモリの各アド
レスに１対１対応するアドレスを有してそのアドレスに
マスターエラーに縮退すべき情報が否かを示す情報を書
込まれる書込み、消去可能な制御メモリと用い、前記リ
フレツシュメモリと制御メモリとを同じアドレス信号で
同時にアクセスしそしてリフレツシュメモリの議出し出
力を制御メモリの読出し出力でゲートして、マスターエ
ラーに縮退すべき情報のみを取出すことを特徴とするが
、次に実施例につきこれを説明する。再び第１図を参照
するにＲＭはリフレッシュメモリであり、装置ａ〜ｍか
ら時分割で伝送された障害情報を含む各種情報を逐次書
込まれる。このメモリに書込まれる各種情報にはその情
報内容と共に、それが障害情報であるか否かを示すフラ
グ“１”、“０”も含まれる。各種情報が書込まれるメ
モリＲＭのアドレスは定められており、例えば装置ａの
各種情報ａ，，ａ２・…・・ａｉ、装置ｂの各種情報〇
，ｂ２…・・・ｂｊ……はその順でメモリＲＭの第１、
第２……アドレス（各種情報が１ワードのビット群から
なるとすれば、このアドレスは各ワードを構成するメモ
リセル群に付されたもの）に書き込まれる。
収集するシステムにおけるマスターエラー編集方式にお
いて、該各種情報をそれぞれに対する所定のアドレス順
次書込まれるリフレッシュメモリと、該メモリの各アド
レスに１対１対応するアドレスを有してそのアドレスに
マスターエラーに縮退すべき情報が否かを示す情報を書
込まれる書込み、消去可能な制御メモリと用い、前記リ
フレツシュメモリと制御メモリとを同じアドレス信号で
同時にアクセスしそしてリフレツシュメモリの議出し出
力を制御メモリの読出し出力でゲートして、マスターエ
ラーに縮退すべき情報のみを取出すことを特徴とするが
、次に実施例につきこれを説明する。再び第１図を参照
するにＲＭはリフレッシュメモリであり、装置ａ〜ｍか
ら時分割で伝送された障害情報を含む各種情報を逐次書
込まれる。このメモリに書込まれる各種情報にはその情
報内容と共に、それが障害情報であるか否かを示すフラ
グ“１”、“０”も含まれる。各種情報が書込まれるメ
モリＲＭのアドレスは定められており、例えば装置ａの
各種情報ａ，，ａ２・…・・ａｉ、装置ｂの各種情報〇
，ｂ２…・・・ｂｊ……はその順でメモリＲＭの第１、
第２……アドレス（各種情報が１ワードのビット群から
なるとすれば、このアドレスは各ワードを構成するメモ
リセル群に付されたもの）に書き込まれる。
ＣＭは制御メモリで書込み、消去自在なランダムアクセ
スメモリで構成され、そしてリフレツシュメモリＲＭの
アドレスに１対１対応するアドレスを持ち〜各アドレス
のメモリセスに、ＲＭの当該アドレスの各種情報が要監
視障害情報が否かを示す情報を書込まれる。この情報は
要監視障害情報で有る、無いを示す“１”、“０”２値
情報１ビットでよく、従って制御メモリＣＭの各アドレ
スのメモリセルは１個で充分である。ＡＳはアドレスセ
レクタであり、アドレスカウン夕ＣＴＲよりアドレス信
号をもらってリフレッシュメモリＲＭに対する書込み議
取りのアドレスを選択する。該カウンタＣＴＲへ入力す
る図示しないクロックは時分割伝送用クロックと同期し
ており、これを計数してカウンタＣＴＲは順次書込み用
アドレス情報ＳＷおよび順序読出し用アドレス情報ＳＲ
（いずれもカウンタ計数値）を出力する。順序議出し用
アドレス情報ＳＲは制御メモリＣＭへも加えられてこれ
をアクセスする。Ｇはゲ−トであり、制御メモリＣＭの
議出し出力でオン、オフされ、リフレツシュメモリＲＭ
の議出し出力のうちの障害情報で有る、無し、を示すフ
ラグ“１”、“０”の信号制御プロセッサＳＰＲへの通
過を制御する。ゲートＧは本例ではアンドゲートである
。次に本装置の動作を説明するに、前述のように装置ａ
〜ｍから各種情報が時分割で伝送され、これらはリフレ
ツシュメモリＲＭのアドレスセレクＡＳが選択するアド
レスへ順次書込まれる。
スメモリで構成され、そしてリフレツシュメモリＲＭの
アドレスに１対１対応するアドレスを持ち〜各アドレス
のメモリセスに、ＲＭの当該アドレスの各種情報が要監
視障害情報が否かを示す情報を書込まれる。この情報は
要監視障害情報で有る、無いを示す“１”、“０”２値
情報１ビットでよく、従って制御メモリＣＭの各アドレ
スのメモリセルは１個で充分である。ＡＳはアドレスセ
レクタであり、アドレスカウン夕ＣＴＲよりアドレス信
号をもらってリフレッシュメモリＲＭに対する書込み議
取りのアドレスを選択する。該カウンタＣＴＲへ入力す
る図示しないクロックは時分割伝送用クロックと同期し
ており、これを計数してカウンタＣＴＲは順次書込み用
アドレス情報ＳＷおよび順序読出し用アドレス情報ＳＲ
（いずれもカウンタ計数値）を出力する。順序議出し用
アドレス情報ＳＲは制御メモリＣＭへも加えられてこれ
をアクセスする。Ｇはゲ−トであり、制御メモリＣＭの
議出し出力でオン、オフされ、リフレツシュメモリＲＭ
の議出し出力のうちの障害情報で有る、無し、を示すフ
ラグ“１”、“０”の信号制御プロセッサＳＰＲへの通
過を制御する。ゲートＧは本例ではアンドゲートである
。次に本装置の動作を説明するに、前述のように装置ａ
〜ｍから各種情報が時分割で伝送され、これらはリフレ
ツシュメモリＲＭのアドレスセレクＡＳが選択するアド
レスへ順次書込まれる。
この順序書込み期間ＳＱＷは第２図に示すように１タイ
ムスロットＴＳの１′４１こ設定されており、次の１′
４は本例では空き期間〜次の１〆４は順序議出し期間Ｓ
ＱＲ、最後の１′４はランダム議出し期間ＲＲであり、
これらが繰り返される。従って１／２タイムスロット後
は日頃序読出し‘こ入り、リフレッシュメモリＲＭが例
えば書込んだ瀬で読出されると共に制御メモリＣＭも「
論出しを受けるＲＭのアドレスと同じアドレスが謙出さ
れその出力がゲートＧを開閉する。このゲートＧの開閉
で、謙出されたＲＭの情報のうち要監視障害情報のフラ
グのみが「若しあれば、ゲートＧを通ってプロセッサＳ
ＰＲへ送られることになる。プロセッサＳＰＲは図示し
ないがメモリを備えており「ゲートＧの出力がある鏡に
そのアドレスを該メモ川こ書込まれ、マスタェラーＭ旧
を編集して行く。本例では図示しないが順序議出し用ア
ドレス情報ＳＲもプロセッサＳＰＲへ送られ、ゲートＧ
からの“１”出力がある毎にそのときのアドレス情報Ｓ
ＲをＳＰＲのメモリへ書き込んでマスタェラー群を作る
が、これはゲートＧからの信号それ自体を上記アドレス
信号としてこれが送られる毎にＳＰＲのメモリへそれを
書込むようにしてもよい。プロセッサＳＰＲは前記伝送
系のクロツクとは別のクロック（これは伝送系のクロッ
クより長周期のもので充分）で該メモリの出力状態を監
視し、アドレスを書込まれたものがあるとそれをランダ
ムアドレス論出し信号ＲＡＲとしてアドレスセレク夕Ａ
Ｓへ出力し、当該アドレスのＲＭの情報を論出し、系路
１を通してそれを取込む。この情叢読出し‘まランダム
読出し期間ＲＲにおいて行なう。なお要監視障害情報以
外の情報は順次またはランダム読出し期間にリフレツシ
ュメモリＲＭから謙出され、それぞれの用に供される。
この発明の方式によれば、要監視障害情報の指定は制御
メモリの該当アドレスに、プロセッサＳＰＲなどを介し
て“１”を書込むだけでよいから、甚だ簡単であり、変
更は自由にかつ迅速に行なうことができる。
ムスロットＴＳの１′４１こ設定されており、次の１′
４は本例では空き期間〜次の１〆４は順序議出し期間Ｓ
ＱＲ、最後の１′４はランダム議出し期間ＲＲであり、
これらが繰り返される。従って１／２タイムスロット後
は日頃序読出し‘こ入り、リフレッシュメモリＲＭが例
えば書込んだ瀬で読出されると共に制御メモリＣＭも「
論出しを受けるＲＭのアドレスと同じアドレスが謙出さ
れその出力がゲートＧを開閉する。このゲートＧの開閉
で、謙出されたＲＭの情報のうち要監視障害情報のフラ
グのみが「若しあれば、ゲートＧを通ってプロセッサＳ
ＰＲへ送られることになる。プロセッサＳＰＲは図示し
ないがメモリを備えており「ゲートＧの出力がある鏡に
そのアドレスを該メモ川こ書込まれ、マスタェラーＭ旧
を編集して行く。本例では図示しないが順序議出し用ア
ドレス情報ＳＲもプロセッサＳＰＲへ送られ、ゲートＧ
からの“１”出力がある毎にそのときのアドレス情報Ｓ
ＲをＳＰＲのメモリへ書き込んでマスタェラー群を作る
が、これはゲートＧからの信号それ自体を上記アドレス
信号としてこれが送られる毎にＳＰＲのメモリへそれを
書込むようにしてもよい。プロセッサＳＰＲは前記伝送
系のクロツクとは別のクロック（これは伝送系のクロッ
クより長周期のもので充分）で該メモリの出力状態を監
視し、アドレスを書込まれたものがあるとそれをランダ
ムアドレス論出し信号ＲＡＲとしてアドレスセレク夕Ａ
Ｓへ出力し、当該アドレスのＲＭの情報を論出し、系路
１を通してそれを取込む。この情叢読出し‘まランダム
読出し期間ＲＲにおいて行なう。なお要監視障害情報以
外の情報は順次またはランダム読出し期間にリフレツシ
ュメモリＲＭから謙出され、それぞれの用に供される。
この発明の方式によれば、要監視障害情報の指定は制御
メモリの該当アドレスに、プロセッサＳＰＲなどを介し
て“１”を書込むだけでよいから、甚だ簡単であり、変
更は自由にかつ迅速に行なうことができる。
また該情報が多数ある場合も、制御メモリの記憶容量を
それに応じて大きくする必要がある程度で、装置規模に
は殆んど影響を与えない利点がある。
それに応じて大きくする必要がある程度で、装置規模に
は殆んど影響を与えない利点がある。
第１図は本発明の実施例を示すブロック図、第２図はタ
イムスロットの説明図である。 図面でａ〜ｍは各装置、ＲＭはリフレッシュメモリ、Ｃ
Ｍは制御メモリ、ＡＳはアドレスセレクタ、ＣＴＲはア
ドレスカウンタ、Ｇはゲート、ＳＰＲは信号制御プロセ
ッサである。 第１図 第２図
イムスロットの説明図である。 図面でａ〜ｍは各装置、ＲＭはリフレッシュメモリ、Ｃ
Ｍは制御メモリ、ＡＳはアドレスセレクタ、ＣＴＲはア
ドレスカウンタ、Ｇはゲート、ＳＰＲは信号制御プロセ
ッサである。 第１図 第２図
Claims (1)
- １ 各装置の障害情報を含む各種情報を時分割にて収集
するシステムにおけるマスターエラー編集方式において
、該各種情報をそれぞれに対する所定のアドレスに順次
書込まれるリフレツシユメモリと、該メモリの各アドレ
スに１対１対応するアドレスを有してそのアドレスにマ
スターエラーに縮退すべき情報か否かを示す情報を書込
まれる書込み、消去可能な制御メモリとを用い、前記リ
フレツシユメモリと制御メモリとを同じアドレス信号で
同時にアクセスし、そしてリフレツシユメモリの読出し
出力を制御メモリの読出し出力でゲートして、マスター
エラーに縮退すべき情報のみを取出すことを特徴とする
マスターエラー編集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17701080A JPS6027221B2 (ja) | 1980-12-15 | 1980-12-15 | マスタ−エラ−編集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17701080A JPS6027221B2 (ja) | 1980-12-15 | 1980-12-15 | マスタ−エラ−編集方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799854A JPS5799854A (en) | 1982-06-21 |
| JPS6027221B2 true JPS6027221B2 (ja) | 1985-06-27 |
Family
ID=16023581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17701080A Expired JPS6027221B2 (ja) | 1980-12-15 | 1980-12-15 | マスタ−エラ−編集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027221B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5967762A (ja) * | 1982-10-08 | 1984-04-17 | Fujitsu Ltd | 保守走査回路 |
| JPS59198059A (ja) * | 1983-04-25 | 1984-11-09 | Fujitsu Ltd | 警報通知制御方式 |
-
1980
- 1980-12-15 JP JP17701080A patent/JPS6027221B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799854A (en) | 1982-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0580727B1 (fr) | Circuit coupleur et son utilisation dans une carte et procede | |
| JPS6027221B2 (ja) | マスタ−エラ−編集方式 | |
| US5276809A (en) | Method and apparatus for capturing real-time data bus cycles in a data processing system | |
| US5914970A (en) | Computer memory system providing parity with standard non-parity memory devices | |
| US3995118A (en) | Call processing restoration arrangement for a telephone switching system | |
| JPS59133623A (ja) | バス情報履歴格納方式 | |
| EP0288206B1 (en) | Fast access digital audio message system and method | |
| JPS633351B2 (ja) | ||
| JPS6326421B2 (ja) | ||
| JP2690589B2 (ja) | メモリスイッチ監視方式 | |
| SU877614A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH0326480B2 (ja) | ||
| JPS6011865B2 (ja) | 時分割多重処理方式 | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| SU1439603A1 (ru) | Устройство управлени пам тью | |
| SU1387047A1 (ru) | Запоминающее устройство с обходом дефектных элементов пам ти | |
| SU936035A1 (ru) | Резервированное запоминающее устройство | |
| SU1264185A1 (ru) | Устройство дл имитации сбоев | |
| SU1352496A1 (ru) | Устройство сопр жени процессора с пам тью | |
| SU1451711A1 (ru) | Управл юща вычислительна система | |
| SU1501175A1 (ru) | Устройство дл контрол блоков буферной пам ти | |
| RU2017239C1 (ru) | Имитатор сигналов управления позиционированием магнитных головок относительно магнитных дисков | |
| SU1238091A1 (ru) | Устройство дл вывода информации | |
| SU1656591A1 (ru) | Оперативное запоминающее устройство | |
| SU1205150A1 (ru) | Имитатор внешнего устройства |