JPH04127343A - 誤り検出回路 - Google Patents

誤り検出回路

Info

Publication number
JPH04127343A
JPH04127343A JP2249249A JP24924990A JPH04127343A JP H04127343 A JPH04127343 A JP H04127343A JP 2249249 A JP2249249 A JP 2249249A JP 24924990 A JP24924990 A JP 24924990A JP H04127343 A JPH04127343 A JP H04127343A
Authority
JP
Japan
Prior art keywords
error
period
result
inspection
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2249249A
Other languages
English (en)
Inventor
Kyoko Takahira
高比良 京子
Satoshi Osada
長田 荘十司
Tsuyoshi Yamamoto
強志 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2249249A priority Critical patent/JPH04127343A/ja
Publication of JPH04127343A publication Critical patent/JPH04127343A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 誤りが間歇的に発生する可能性の有る入力データを対象
とする誤り検出回路に関し、 所定の検査期間において検出された誤りが、全期間に亘
って発生している固定的な誤りが、期間内の成る区間に
おいて発生した間歇的な誤りがを識別可能とすることを
目的とし、 入力データに、予め定められた期間内の各時点において
誤りが発生したか否かを検査し、各時点における検査結
果を出力する誤り検査手段と、誤り検査手段か、期間の
初期時点において出力する検査結果を保持し、保持結果
を出力する初期検査結果保持手段と、誤り検査手段が期
間内に渡って出力する検査結果と、初期検査結果保持手
段か出力する保持結果とを分析し、期間内における誤り
の検出結果、および検出した誤りの継続性を表示する誤
り検査結果表示手段とを設ける様に構成する。
〔産業上の利用分野〕
本発明は、誤りが間歇的に発生する可能性の有る入力デ
ータを対象とする誤り検出回路に関する。
〔従来の技術〕
第4図は従来ある誤り検出回路の一例を示す図であり、
第5図は第4図における信号波形の一例を示す図である
第4図および第5図において、メモリ(MEM)Iから
は、所定ビット数(例えば8ビツト)から構成されるデ
ータdと、メモリ(MEM)1に前記データdを書込む
際に、所定の検査部に基づき付加されたパリティ符号p
とか、時点tl乃至t、の読出期間T1において並列に
読出され、パリティ検査部(PCK)2に入力される。
パリティ検査部(PCK)2は、メモリ(MEM)1か
ら読出されたデータdおよびパリティ符号pに対し、全
続出期間T1に渡って時々刻々、前記パリティ検査部に
基づき誤りの有無を検査し、誤りを検出した時点におい
ては論理“l”に設定し、誤りを検出しない時点におい
ては論理“0”に設定する検査処理出力信号eを出力し
、論理積ゲート3の一方の入力端子に入力する。
論理積ゲート3の他方の入力端子には、続出期間T、内
でパリティ検査部(PCK)2から確定した検査処理出
力信号eか出力される検査期間T2において論理“1”
に設定される検査期間規定信号fか入力され、検査期間
T2の間、論理積ゲート3を導通状態に設定する。
その結果論理積ゲート3は、検査期間T2における検査
処理出力信号eと同一の論理値を有する期間内誤り検査
結果信号gを出力し、誤り表示部(EDY)4に伝達す
る。
誤り表示部(EDY)4は、検査期間T2内において期
間内誤り検査結果信号gか論理“0”に設定されている
間は何等の誤り検出表示を発せず、論理“1”に設定さ
れた時点以降は誤り検出表示を継続して発する。
従って、メモリ(MEM)lから読出されたデータdか
、読出期間T1において誤っていなかった場合には、パ
リティ検査部(PCK)2は全読出期間T1において出
力する検査処理出力信号eを論理“0”に設定し、論理
積ゲート3も全検査期間T2において期間内誤り検査結
果信号gを論理“0”に設定し、その結果誤り表示部(
EDY)4も全検査期間T2において何等の誤り検出表
示を発しない。
かかるデータdに、読出期間T、内の成る区間(第5図
における時点t4乃至t5の間)において、間歇的な雑
音nか重畳したとすると、パリティ検査部(PCK)2
は該区間(時点t4乃至t、)内でデータdに誤りを検
出し、出力する検査処理出力信号eを論理“l”に設定
し、論理積ゲート3から出力される期間内誤り検査結果
信号gも該区間(時点t4乃至ts)内て論理“l”に
設定される。
誤り表示部(EDY)4は、伝達される期間内誤り検査
結果信号gが該区間(時点t、乃至t。
)内で論理“1”に設定されたことを検出すると、誤り
検出表示を発し、以後誤り検出表示を持続する。
〔発明か解決しようとする課題〕
以上の説明から明らかな如く、従来ある誤り検出回路に
おいては、検査対象とするデータdに、所定の検査期間
T2内の成る区間(時点t、乃至ts)において誤りが
検出されると、誤り表示部(EDY)4か誤り検出表示
を発して保持する為、検出された誤りが全続出期間T1
に亘って固定的に発生している誤りが、或いは続出期間
T、内の成る区間において間歇的に発生した誤りがが判
定出来ず、原因の究明並びに対策に多大の労力および時
間を費やす問題かあった。
本発明は、所定の検査期間において検出された誤りが、
全期間に亘って発生している固定的な誤りが、期間内の
成る区間において発生した間歇的な誤りがを識別可能と
することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、100.200および300は、それ
ぞれ本発明による誤り検出回路を構成する誤り検査手段
、初期検査結果保持手段および誤り検査語、果表示手段
である。
〔作用〕
誤り検査手段100は、入力データに、予め定められた
期間内の各時点において誤りが発生したか否かを検査し
、各時点における検査結果を出力する。
初期検査結果保持手段200は、誤り検査手段100か
、前記期間の初期時点において出力する検査結果を保持
し、保持結果を出力する。
誤り検査結果表示手段300は、誤り検査手段100か
前記期間内に渡って出力する検査結果と、初期検査結果
保持手段200か出力する保持結果とを分析し、前記期
間内における誤りの検出結果、および検出した誤りの継
続性を表示する。
従って、期間内で検出された誤りが固定的な誤りが間歇
的な誤りがか識別可能となり、原因の究明か容易となり
、迅速に対策を講することか可能となる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による誤り検出回路を示す図
であり、第3図は第2図における信号波形の一例を示す
図である。なお、全図を通して同一符号は同一対象物を
示す。
第2図においては、第1図における誤り検査手段100
としてパリティ検査部(PCK)2か示され、また第1
図における初期検査結果保持手段200として保持部(
LH)5か示され、また第1図における誤り検査結果表
示手段300として誤り表示部(EDY)4、排他論理
和ゲート6および誤り変化表示部(TDY)7か示され
る。
第2図および第3図において、パリティ検査部(PCK
)2は、前述と同様に、メモリ(MEM)1から読出さ
れたデータdおよびパリティ符号pに対し、全読出期間
T、に渡って時々刻々、所定のパリティ検査部に基づき
誤りの存無を検査し、誤りを検出した時点においては論
理“l”に設定し、誤りを検出しない時点においては論
理“0”に設定する検査処理出力信号eを出力し、論理
積ゲート3の一方の入力端子に入力し、また論理積ゲー
ト3は、前述と同様に、論理“1”に設定される検査期
間規定信号fか入力される検査期間T2における検査処
理出力信号eと同一の論理値を有する期間内誤り検査結
果信号gを出力し、誤り表示部(EDY)4に伝達する
誤り表示部(EDY)4は、前述と同様に、検査期間T
2内において期間内誤り検査結果信号gか論理“0”に
設定されている間は何等の誤り検出表示を発せず、論理
“l”に設定された時点以降は誤り検出表示を継続して
発する。
なお第2図においては、期間内誤り検査結果信号gは、
保持部(LH)5の一方の入力端子に入力されると共に
、排他論理和ゲート6にも入力される。
保持部(LH)5は、論理積ゲート3から入力された期
間内誤り検査結果信号gを、検査期間T2の開始時点t
3において保持し、保持結果を初期誤り検査結果保持信
号りとして出力し、排他論理和ゲート6の他方の入力端
子に入力する。
排他論理和ゲート6は、論理積ゲート3から入力される
期間内誤り検査結果信号gと、保持部(LH)5から入
力される初期誤り検査結果保持信号りとの論理値か一致
した場合には、論理“0”に設定された間歇誤り検出信
号iを出力して誤り変化表示部(TD’Y)7に伝達し
、また論理積ゲート3から入力される期間内誤り検査結
果信号gと、保持部(LH)5から入力される初期誤り
検査結果保持信号りとの論理値か不一致の場合には、論
理“l”に設定された間歇誤り検出信号1を出力して誤
り変化表示部(TDY)7に伝達する。
誤り変化表示部(TDY)7は、検査期間T2内におい
て間歇誤り検出信号iか論理“0”に設定されている間
は何等の誤り変化表示を発せず、論理“1”に設定され
た時点以降は誤り変化表示を継続して発する。
従って、例えばメモリ(MEM)1から読出されたデー
タdか、全読出期間T1において誤っていなかった場合
には、論理積ゲート3は前述と同様に、全検査期間T2
において期間内誤り検査結果信号gを論理“0”に設定
し、その結果誤り表示部(EDY)4も全検査期間T2
において何等の誤り検出表示を発せず、また保持部(L
H)5は時点t3において論理“0”に設定された期間
内誤り検査結果信号gを保持し、全検査期間T2におい
て初期誤り検査結果保持信号りを論理“0”に設定し、
その結果排他論理和ゲート6も全検査期間T2において
間歇誤り検出信号iを論理“0”に設定し、その結果誤
り変化表示部(TDY)7も全検査期間T2において何
等の誤り変化表示を発しない。
またメモリ(MEM)lから読出されたデータdか、全
読出期間T1において誤っていた場合には、パリティ検
査部(PCK)2は全検査期間T2において検査処理出
力信号eを論理“1”に設定し、また論理積ゲート3は
全検査期間T2において期間内誤り検査結果信号gを論
理“1”に設定し、その結果誤り表示部(EDY)4は
全検査期間T2において誤り検出表示を発し、また保持
部(LH)5は時点t3において論理“l”に設定され
た期間内誤り検査結果信号gを保持し、全検査期間T2
において初期誤り検査結果保持信号りを論理“1”に設
定し、その結果排他論理和ゲート6は全検査期間T2に
おいて間歇誤り検出信号iを論理“0”に設定し、その
結果誤り変化表示部(TDY)7は全検査期間T2にお
いて誤り変化表示を発しない。
従って、誤り表示部(EDY)4か誤り検出表示を発し
、誤り変化表示部(TDY)7か誤り変化表示を発しな
かった場合には、メモリ(MEM)lから読出されたデ
ータdに、全読出期間Tにおいて固定した誤りが発生し
ていると識別可能となる。
次に、データdに、読出期間T1内の成る区間(第3図
における時点t4乃至t5の間)において、間歇的な雑
音nか重畳すると、パリティ検査部(PCK)2は前述
と同様に、該区間(時点t4乃至ts)内でデータdに
誤りを検出し、出力する検査処理出力信号eを論理“1
”に設定し、論理積ゲート3から出力される期間内誤り
検査結果信号gも該区間(時点t4乃至ts)内で論理
“1”に設定される。
誤り表示部(EDY)4は、前述と同様に、伝達される
期間内誤り検査結果信号gか該区間(時点t4乃至ts
)内て論理“1”に設定されたことを検出すると、該区
間内で誤り検出表示を発し、以後誤り検出表示を持続す
る。
一方保持部(LH)5は、検査期間T2の開始時点t、
において論理“0”に設定されていた期間内誤り検査結
果信号gを保持し、検査期間T2の間、論理“0″に設
定された初期誤り検査結果保持信号りを出力する。
排他論理和ゲート6は、時点t2乃至t4、並びに時点
t!乃至t2は入力される期間内誤り検査結果信号gお
よび初期誤り検査結果保持信号りが何れも論理“0”に
設定されている為、出力する間歇誤り検出信号iを論理
“0”に設定しているか、区間(時点t4乃至ts)に
おいて期間内誤り検査結果信号gのみが論理“1”に設
定される為、該区間内において出力する間歇誤り検出信
号iを論理“l”に設定する。
その結果誤り変化表示部(TDY)7は、伝達される間
歇誤り検出信号iか該区間(時点t4乃至t−5)内で
論理“1″に設定されたことを検出すると、誤り変化表
示を発し、以後誤り変化表示を持続する。
従って、誤り表示部(EDY)4か誤り検出表示を発し
、且つ誤り変化表示部(TDY)7か誤り変化表示を発
した場合には、メモリ(MEM)lから読出されたデー
タdに、全読出期間T、内の成る区間において間歇的な
誤りが発生したと識別可能となる。
以上の説明から明らかな如く、本実施例によれば、誤り
表示部(EDY)4の誤り検出表示状態と、誤り変化表
示部(TDY)7の誤り変化表示状態とを監視すること
により、続出期間T1においてメモリ(MEM)lから
読出されたデータdに、誤りの有無、並びに誤りが固定
的であるか間歇的であるかが識別可能となる。
なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えは雑音nの重畳区間は図示されるものに限
定されることは無く、検査期間T2内の任意の区間で重
畳する場合にも、本発明の効果は変わらない。
〔発明の効果〕
以上、本発明によれば、前記誤り検出回路において、期
間内で検出された誤りが固定的な誤りが間歇的な誤りが
が識別可能となり、原因の究明か容易となり、迅速に対
策を講することか可能となる。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による誤り検出回路を示す図、第3図は第2図にお
ける信号波形の一例を示す図、第4図は従来ある誤り検
出回路の一例を示す図、第5図は第4図における信号波
形の一例を示す図である。 図において、■はメモリ(MEM)、2はパリティ検査
部(PCK)、3は論理積ゲート、4は誤り表示部(E
DY)、5は保持部(LH)、6は排他論理和ゲート、
7は誤り変化表示部(TDY)、100は誤り検査手段
、200は初期検査結果保持手段、300は誤り検査結
果表示手段、2θ0 /を腎明の死理図 弼1図 躬2図 第2図に7+’1i51言う)、Σシー4゛ニ壓 3 

Claims (1)

  1. 【特許請求の範囲】 入力データに、予め定められた期間内の各時点において
    誤りが発生したか否かを検査し、該各時点における検査
    結果を出力する誤り検査手段(100)と、 前記誤り検査手段(100)が、前記期間の初期時点に
    おいて出力する前記検査結果を保持し、保持結果を出力
    する初期検査結果保持手段(200)と、 前記誤り検査手段(100)が前記期間内に渡って出力
    する前記検査結果と、前記初期検査結果保持手段(20
    0)が出力する保持結果とを分析し、前記期間内におけ
    る誤りの検出結果、および検出した誤りの継続性を表示
    する誤り検査結果表示手段(300)とを設けることを
    特徴とする誤り検出回路。
JP2249249A 1990-09-19 1990-09-19 誤り検出回路 Pending JPH04127343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2249249A JPH04127343A (ja) 1990-09-19 1990-09-19 誤り検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2249249A JPH04127343A (ja) 1990-09-19 1990-09-19 誤り検出回路

Publications (1)

Publication Number Publication Date
JPH04127343A true JPH04127343A (ja) 1992-04-28

Family

ID=17190150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2249249A Pending JPH04127343A (ja) 1990-09-19 1990-09-19 誤り検出回路

Country Status (1)

Country Link
JP (1) JPH04127343A (ja)

Similar Documents

Publication Publication Date Title
JP3076044B2 (ja) パイプラインのエラー情報記憶方式
JPH04127343A (ja) 誤り検出回路
US5422896A (en) Timing check circuit for a functional macro
JPS5824220Y2 (ja) グリツチ検出器
JPH08279839A (ja) 誤り検出器
SU684620A1 (ru) Запоминающее устройство с автономным контролем
JP2906850B2 (ja) 時分割形スイッチ監視回路
JPS6319046A (ja) レジスタ試験方式
JPH0546487A (ja) フアイル盤誤実装検出装置
JPH0964829A (ja) 監視装置
JPH03158972A (ja) シミュレータ
JPH04307632A (ja) データラインモニタ
JP2009244195A (ja) 信号処理装置および信号処理方法
JPH0336634A (ja) レジスタフアイルを含む回路の故障検出方式
JPH0552909A (ja) ストローブのタイミング設定エラー検出
JPS6180600A (ja) メモリの試験方法
JPH04232537A (ja) トレースシステム
JPH03142537A (ja) 擬似障害発生回路
JPH04220729A (ja) 情報処理装置
JP2004061255A (ja) 時間測定装置
JPH03233638A (ja) メモリエラー情報収集方式
JPS55139699A (en) Error detection system of memory unit
JPH01311332A (ja) エラーチェック方式
JPH04289474A (ja) 半導体集積回路
JPS6222074A (ja) ロジツクアナライザ−