JP2009244195A - 信号処理装置および信号処理方法 - Google Patents
信号処理装置および信号処理方法 Download PDFInfo
- Publication number
- JP2009244195A JP2009244195A JP2008093318A JP2008093318A JP2009244195A JP 2009244195 A JP2009244195 A JP 2009244195A JP 2008093318 A JP2008093318 A JP 2008093318A JP 2008093318 A JP2008093318 A JP 2008093318A JP 2009244195 A JP2009244195 A JP 2009244195A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pulse
- value
- signal
- counter value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【課題】パルスエッジのような信号イベントが時間的に短い間隔で三個発生した時でも、そのすべての発生時刻を記憶することができ、併せて本来のパルスエッジをノイズによるエッジから分離し、ノイズの影響を受けることなく、パルス周期、デューティサイクル等を正確に計測する信号処理装置および信号処理方法を提供する。
【解決手段】定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返すカウンタ手段と、入力信号の特徴点を検出する信号特徴検手段と、前記カウンタ手段のカウンタ値を記憶する少なくとも三個のカウンタ記憶手段と、前記信号特徴検出手段が入力信号の特徴点を検出した時の前記カウンタ手段のカウンタ値を、前記少なくとも三個のうちの前記カウンタ記憶手段の一つを選択して選択した前記カウンタ記憶手段に記憶させるカウンタ選択記憶手段とを有し、前記少なくとも三個のカウンタ記憶手段は、前記カウンタ選択記憶手段の動作のもとに、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶する。
【選択図】図1
【解決手段】定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返すカウンタ手段と、入力信号の特徴点を検出する信号特徴検手段と、前記カウンタ手段のカウンタ値を記憶する少なくとも三個のカウンタ記憶手段と、前記信号特徴検出手段が入力信号の特徴点を検出した時の前記カウンタ手段のカウンタ値を、前記少なくとも三個のうちの前記カウンタ記憶手段の一つを選択して選択した前記カウンタ記憶手段に記憶させるカウンタ選択記憶手段とを有し、前記少なくとも三個のカウンタ記憶手段は、前記カウンタ選択記憶手段の動作のもとに、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶する。
【選択図】図1
Description
本発明は、信号処理装置および信号処理方法に係り、例えば、パルス信号の周期、デューティサイクル(デューティ比)等の計測のために必要な信号波形変化の経時的情報を取得する信号処理装置および信号処理方法に関する。
パルス入力に関しては、従来からパルスエッジの時刻を保存する方法によって、パルス周期、デューティサイクル(デューティ比)を検出することが広く用いられている。
入力パルスとして、矩形パルス信号を例に取れば、一つのパルス信号はオン区間とオフ区間で構成される。
ここで、1パルスの開始は基準エッジ(立ち上がりエッジ)であり、それは同時にオン区間の開始であるものとする。基準エッジとデューティエッジ(立ち下がりエッジ)の二つのエッジの時刻を保存することにより、これら時刻情報からパルス周期とデューティサイクルを求めることができる(例えば、特許文献1、2)。
なお、本発明において、立ち上がり、及び立ち下がりとは、それぞれ、パルスの周期の開始エッジ、デューティサイクルに依存するエッジを意味するものであって、パルス信号の電圧の上下を意味するものではない。
例えば、図3に示されているように、パルスP0の基準エッジの時刻をTref0、デューティエッジの時刻をTdc0、次のパルスP1の基準エッジの時刻をTref1とする。パルス周期は(Tref1−Tref0)、デューティサイクルは、オン区間/パルス周期であるから、(Tdc0−Tref0)/(Tref1−Tref0)なる時刻情報に基づく演算によって求めることができる。
ここでは、オン区間は基準エッジにより開始するものとしている。従って、1パルスの周期、デューティサイクルを検出するためには、一つのパルスP0の基準エッジとデューティエッジ、および次のパルスP1の基準エッジの3つの時刻値Tref0、Tref0、Tref1を求めることが必要になる。
次のパルスP1の基準エッジは、次のパルスの処理においては、Tref0に相当する。このため、2個の時刻記憶部を用いて基準エッジの時刻(Tref0)とデューティエッジの時刻(Tdc0)を検索し、これらの時刻情報を別メモリに記憶する。次のパルスの基準エッジの時刻(Tref1)を検出したときに、一つのパルスの周期とデューティサイクルが求められる。
次に、メモリに書き込まれている時刻Tref1の情報をTref0の情報として書き換え、次のデューティエッジの時刻とその後のパルスの基準エッジの時刻を、それぞれTdc0、Tref1として検出すると、次のパルスの周期とデューティサイクルが求められる。このようにして、次々とパルス周期、デューティサイクルの測定を進めていくことができる。
従来の信号処理では、時刻情報を別メモリに記憶するため、時刻情報の記憶処理に時間を要する。この処理時間(記憶所要時間)の内訳は、主として情報をメモリに書き込む(記憶)ために要する時間、つまり書き込み時間と、記憶する処理が実際に開始するまでに待たされるウエイト時間である。
従って、パルス周期が非常に短く、別メモリに記憶するのに要する記憶所要時間より短い間隔で基準エッジ、デューティエッジが発生している場合には、そのパルスエッジの時刻情報を別メモリに書き込めないことになる。
パルス周期は、ある程度の長さがあり、別メモリに記憶する時間に間に合う場合でも、時刻情報書き込みに問題を生じることがある。その例を図4に示す。
図4はデューティサイクルが100%近傍(例えば99%)から0%近傍(例えば1%)に変化した時の様子を示す。なお、図4及び後述する図2では、図解のわかり易さの観点から、1%に相当する部分はより大きく、99%に相当する部分はより小さく表現している。
図4(a)に示されるように、前後する二つのパルスの接続点付近(X)で、デューティエッジと次のパルスの基準エッジ、さらにその後のデューティエッジが時間的に短い間隔で発生する。このような場合には、どれほどパルス周期が長くても、三個のパルスエッジが短い時間間隔で発生する。従来の二個の時刻を記憶が可能な方法では、典型的にはデューティサイクルが1%のパルスのデューティエッジを検出することができなくなる。
デューティエッジと、次のパルスの基準エッジの二個のエッジを検出できたのであるから、次に、デューティエッジであるものとして下向きのエッジを検出しようとする場合、次に検出できるのは、さらにその次のパルスのデューティエッジである。従って、このような場合には、図4(b)に示すように、パルス周期が本来の値の2倍ので、デューティサイクルは約50%であると誤認識する。
また、次に検出すべきパルスエッジとして向きを決めない場合には、次に検出するパルスエッジは、次のパルスの基準エッジである。この場合、基準エッジが二回続けて検出されたのであるから、図4(c)に示すように、途中にデューティエッジがあったことは予想できるが、その時刻を知ることはできない。
上記の従来技術では、カウンタ値を記憶するカウンタ記憶部が二個であり、パルスエッジのような信号イベントが時間的に短い間隔で三個発生したとき、そのうちの一つのイベントに対応するカウンタ値を記憶することができなかった。
別の課題として、ノイズによるパルス周期、デューティサイクルの誤認識がある。パルス入力信号線に1個の時間的に短いパルスがノイズとして混入することがある。ノイズによるパルスが、入力パルス信号レベルの「High」または「Low」の各区間の両端付近以外で発生すれば、従来の二つのカウンタ記憶部を持つ構成でもノイズパルスを検出することができる。しかし、ノイズによるパルスが入力パルス信号レベルの「High」または「Low」の各区間の両端付近で発生すると、時間的に接近した三個のパルスエッジが発生することになり、3個目のパルスエッジを検出できない。その結果、認識するパルスの周期とデューティサイクルのいずれか、あるいは両方に誤りを生じる。
本発明は、前記課題に鑑みてなされたものであって、その目的とするところは、パルスエッジのような信号イベントが時間的に短い間隔で三個発生した時でも、そのすべての発生時刻を記憶することができ、併せて本来のパルスエッジをノイズによるエッジから分離し、ノイズの影響を受けることなく、パルス周期、デューティサイクル等を正確に計測する信号処理装置および信号処理方法を提供することにある。
前記目的を達成するために、本発明による信号処理装置は、定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返すカウンタ手段と、入力信号の特徴点を検出する信号特徴検手段と、前記カウンタ手段のカウンタ値を記憶する少なくとも三個のカウンタ記憶手段と、前記信号特徴検出手段が入力信号の特徴点を検出した時の前記カウンタ手段のカウンタ値を、前記少なくとも三個のうちの前記カウンタ記憶手段の一つを選択して選択した前記カウンタ記憶手段に記憶させるカウンタ選択記憶手段とを有し、前記少なくとも三個のカウンタ記憶手段は、前記カウンタ選択記憶手段の動作のもとに、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶することを特徴としている。
本発明による信号処理装置は、好ましくは、前記カウンタ選択記憶手段が、前記少なくとも三個のカウンタ記憶手段の一つを一定の順序で繰り返し循環式に選択することを特徴としている。
本発明による信号処理装置は、好ましくは、さらに、前記カウンタ記憶手段にカウンタ値が記憶されたことの通知を前記カウンタ選択記憶部より受け、前記カウンタ記憶手段に記憶された未読のカウント値を読み出すカウンタ値処理手段を有することを特徴としている。
本発明による信号処理装置は、好ましくは、前記入力信号がパルス信号であり、前記信号特徴検出手段は、入力信号の特徴点として、パルスの立ち上がりと立ち下がりとを検出し、前記カウンタ記憶手段は三個設けられ、当該三個のカウンタ記憶手段は、各々、パルスの立ち上がり検出時点のカウンタ値と、パルスの立ち下がり検出時点のカウンタ値と、次のパルスの立ち上がり検出時点のカウンタ値とを記憶することを特徴としている。
本発明による信号処理装置は、入力信号がパルス信号である場合、パルス周期が所定値以上変化しないと云う条件を設定し、前記三個のカウンタ記憶手段のカウンタ値の相互比較により、パルスの立ち上がり検出時点のカウンタ値と立ち下がり検出時点のカウンタ値とを抽出し、ノイズによるカウンタ値を排除することを特徴としている。
前記目的を達成するために、本発明による信号処理方法は、定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返し、入力信号の特徴点を検出した時のカウンタ値を、少なくとも三個のうちのカウンタ記憶部の一つを選択して選択したカウンタ記憶部に記憶させ、当該前記少なくとも三個のカウンタ記憶部に、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶させることを特徴としている。
本発明による信号処理方法は、好ましくは、前記入力信号がパルス信号であり、入力信号の特徴点として、パルスの立ち上がりと立ち下がりとを検出し、前記カウンタ記憶部は三個設けられ、当該三個のカウンタ記憶部は、各々、パルスの立ち上がり検出時点のカウンタ値と、パルスの立ち下がり検出時点のカウンタ値と、次のパルスの立ち上がり検出時点のカウンタ値とを記憶することを特徴としている。
本発明による信号処理方法は、好ましくは、前記入力信号がパルス信号である場合、パルス周期が所定値以上変化しないと云う条件を設定して、前記三個のカウンタ記憶部のカウンタ値の相互比較により、パルスの立ち上がり検出時点のカウンタ値と立ち下がり検出時点のカウンタ値とを抽出し、ノイズによるカウンタ値を排除することを特徴としている。
本発明による信号処理装置および信号処理方法によれば、三個のカウンタ記憶手段(カウンタ記憶部)が用いられ、その少なくとも三個のカウンタ記憶手段は、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶するから、たとえは、入力パルスの周期、デューティサイクルの計測において、デューティサイクルがどのように変化しても正確な計測が行われる。
本発明による信号処理装置および信号処理方法の一つの実施形態を、図1を参照して説明する。
本実施形態の信号処理装置は、信号特徴検出部10と、カウンタ部20と、カウンタ選択記憶部30と、第1〜3の三個のカウンタ記憶部41〜43と、カウンタ値処理部50とを有する。
信号特徴検出部10は、電圧が時間と共に変化する信号を入力し、入力信号の定められた特徴点の有無を判断する。信号特徴検出部10は、入力信号の特徴点を検出すると、カウンタ選択記憶部30に対して特徴点発生信号を出力し、特徴点検出を通知する。
検出する特徴点としては、ここでは、入力信号の電圧レベルが所定のしきい値電圧をまたいで変化することとする。入力信号が矩形パルスであれば、その特徴点はパルスエッジに相当する。
カウンタ部20は、その内部にカウンタ値を含み、一定時間毎に一定値をカウンタ値に加算する。ここで、カウンタ部20の数値カウントは、加算ではなく、減算であってもよい。カウンタ部20は、典型的なものとして、CPUクロックを供給され、その1クロック毎に「1」を加算するものである。この場合、カウンタ値での「1」はCPUクロック周波数の逆数に相当する。例えば、CPUクロック周波数が10MHzである場合、カウンタ値の「1」は0.1マイクロ秒であり、このことをもって、カウンタ値の差分を時間に換算することができる。
場合によっては、外部から供給されるCPUのクロックに対して逓倍器を用いてCPUクロックの複数個毎に「1」だけ加算し、カウンタ値の変化を緩やかにする構成にすることもできる。
カウンタ選択記憶部30は、信号特徴検出部10から特徴点発生信号を受けると、カウンタ部20からカウンタ値を取り出し、そのカウント値を第1〜第3のカウンタ記憶部41〜43のいずれかに書き込み、続いてカウンタ値処理部50に対して特徴点検出通知を行なう。
カウンタ値処理部50は、特徴点検出通知により、第1〜第3のカウンタ記憶部41〜43の中から新たに書き込まれたデータを読み出し、必要なカウンタ値処理を行なう。
カウンタ値処理部50が行なう動作のうち、カウンタ値処理は、本発明を適用する対象に依存するもので、本発明の対象外であるから記述は省略し、カウンタ記憶部41〜43の中から新たに書き込まれたデータを取り出す処理についてだけ述べる。この処理は、カウンタ選択記憶部30が第1〜第3のカウンタ記憶部41〜43の一つを選択してカウンタ値を書き込む処理と関係するから、両者の動作をまとめて記述する。
まず、カウンタ選択記憶部30が第1〜第3のカウンタ記憶部41〜43の一つを選択する方法を説明する。典型的には、第1〜第3のカウンタ記憶部41〜43をその順番通りに選択する。ただし、第1〜第3のカウンタ記憶部41〜43のうち、まだカウンタ値処理部50が読み出していないデータに対しては上書きしてはならないものとする。
そのために、例えば、第1〜第3のカウンタ記憶部41〜43に書き込むカウンタ値は、カウンタ値として15ビットを使用し、最上位の1ビットは、カウンタ値が読み出されている時には「0」、読み出されていない時には「1」であるような、読み出しフラグとし、全体を16ビット構成とする。
カウンタ選択記憶部30の動作は、以下の通りである。まず、第1のカウンタ記憶部41の記憶内容をチェックする。最上位ビットが「0」であれば、そこには、まだ読み出されていないデータ(カウンタ値)はないために、当該第1のカウンタ記憶部41にカウンタ値を書き込むことが可能である、と判断し、書き込むべきカウンタ値を15ビットに調整し、最上位ビットを「1」としてその16ビットを第1のカウンタ記憶部41に書き込む。
第1のカウンタ記憶部41の記憶内容をチェックしたときに、その最上位ビットが「1」であれば、次の第2のカウンタ記憶部42に対して同様のチェックを行なう。以後は、前述の第1のカウンタ記憶部41の動作と同様に書き込み可能かどうか判定し、書き込み可能であれば、書き込んで処理を終る。書き込み可能でない時には、さらに次の第3のカウンタ記憶部43に対して同様に処理する。第3のカウンタ記憶部43においても書き込み可能でなかったときには、そのカウンタ値は書き込むことができず、無視される。
このようにして、第1〜第3のカウンタ記憶部41〜43は、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶する。
次に、カウンタ値処理部50が第1〜第3のカウンタ記憶部41〜43からカウンタ値を取り出す処理について説明する。カウンタ値処理部50は、カウンタ選択記憶部30から特徴点検出通知を受けて動作を開始する。カウンタ値処理部50は、まず、第1のカウンタ記憶部41の内容を読み出す。その最上位ビットが「1」であれば、新しいデータが書き込まれていると判断し、最上位ビットを「0」で置き換えてカウンタ値とし、さらに読み出し済みであることを示すために「ゼロ」を第1のカウンタ記憶部41に書き込む。
これに対し、最上位ビットが「0」であれば、新しいデータは書き込まれていないと判断して、カウンタ値の取り出しは行なわない。
次に、第2のカウンタ記憶部42、続いて第3のカウンタ記憶部43に対して、第1のカウンタ記憶部41に対するのと同様の処理を行なう。
上述の処理により、第1〜第3のカウンタ記憶部41〜43に書き込まれたデータが、次のデータで上書きされることがない。また、カウンタ値処理部50は、第1〜第3のカウンタ記憶部41〜43の内容のうち、まだ書き込まれていないデータを読み込むことがなく、さらに、一度読み出したデータを再度読み出すことがない。
上述の処理では、カウンタ選択記憶部30とカウンタ値処理部50は、動作するたびにカウンタ記憶部41をチェックして書き込み、及び読込みを行なうが、次に、書き込む、または読み出す位置を保持する方法を採用することも可能である。この場合、書き込み位置に関して次書き込み位置、また読込み位置に関して次読込み位置を示す情報を保持する。この情報は、例えば、「1」、「2」、「3」のいずれかの値で示され、それぞれ第1のカウンタ記憶部41、第2のカウンタ記憶部42、第3のカウンタ記憶部43に対応する。
カウンタ選択記憶部30は、第1〜第3のカウンタ記憶部41〜43のどれかにデータを書き込もうとする場合、次書き込み位置の値により、対応する第1〜第3のカウンタ記憶部41〜43のどれか一つを選択してその内容の最上位ビットをチェックする。その最上位ビットが「0」であれば、カウンタ値をその位置に書き込み、その最上位ビットが「0」でなければ、書き込みを行なわない。書き込んだ場合には、次書き込み位置の値を一つだけ進める。即ち、次書き込み位置の値が「1」あるいは「2」の場合には、それぞれ「1」を加え、次書き込み位置の値が「3」であった場合には、「1」とする。
カウンタ値処理部50が起動された時には、次読込み位置の値により、対応する第1〜第3のカウンタ記憶部41〜43のどれか一つを選択してその内容の最上位ビットをチェックする。その最上位ビットが「1」であれば、カウンタ値をその位置から読込む。これに対し、その最上位ビットが「1」でなければ、読み込みを行なわない。この判定を読み込み可否判定と呼ぶ。
読み込み可否判定に従って読み込みを行なった時には、次読込み位置の値を一つだけ進める。即ち、次読込み位置の値が「1」または「2」の時には、それぞれ「1」を加え、次読込み位置の値が「3」であったときには「1」とする。
これにより、カウンタ選択記憶部30は、第1〜第3のカウンタ記憶部41〜43の一つを一定の順序で、繰り返し循環式に選択する。
カウンタ値処理部50の動作がカウンタ選択記憶部30の動作に間に合わないことがあるため、カウンタ値処理部50は、上記動作において読み込みを行なった時には、さらに、更新された次読込み位置の値が示すカウンタ記憶部41〜43のどれか一つに対して、上記と同様に読み込み処理を繰り返す。この繰り返しを、読み込み可否判定において、読み込みを行う、と判定される間は続行する。
上述したように、本実施形態の信号処理装置は、カウンタ値を記憶するカウンタ記憶部を少なくとも三個備え、もって、入力信号の特徴となるイベント(特徴点)を三回まで連続して記憶することができる。
これにより、パルスのデューティサイクルが100%近傍から0%近傍に変化したときにおいても、パルスの周期とデューティサイクルを正しく検出することができる。また、本来のパルスエッジの直前や直後にノイズによる短いパルスが混入した時にも、すべてのエッジの発生時刻を記録でき、他の条件を勘案することにより、ノイズが混入したことの判別とノイズによる影響を排除することが可能になる。
エッジの時刻はカウンタ値で求め、二つのカウンタ値の差分から時間間隔を求めることができることから、エッジ時刻はエッジ検出時点でのカウンタの値で代表させる場合がある。
図2(a)は、デューティサイクルが100%近傍から0%近傍へと変化した場合を示す。図2(b)はデューティサイクルが50%の場合を示し、図2(c)〜(f)はこのパルスにノイズが混入した場合を示す。図2(c)はデューティエッジの直後にノイズが混入した場合、図2(d)は基準エッジの直前にノイズが混入した場合を示す。3個のエッジが時間的に近接して発生することは、図2(a)、図2(c)、図2(d)に共通である。従って、第1〜第3のカウンタ記憶部41〜43を用いて三個のカウンタ値を記憶することで、これらの場合に漏れなくエッジの時刻を捕らえることができることになる。
次に、パルスの周期に注目すると、図2(a)、図2(b)では周期の変化はなく、図2(c)、図2(d)では、本来のパルス周期よりも短い周期のパルスが発生する。図2(c)では、本来のON区間、OFF区間の長さに近い長さの周期を持つ二つのパルスになる。また図2(d)では、本来のパルス周期より少し短いパルスと非常に短い周期のパルスの二つのパルスになる。どちらの場合も、二つのパルスに分かれ、その一つは本来のパルス周期の1/2より短い周期となる。
従って、本来のパルスの周期が一定であるか、あるいはこのような大きな変化はしない、という条件が仮定できれば、ノイズの混入があったと判別できる。このように、三個のエッジが短い時間間隔で連続して検出した場合でも、ノイズによるものか、デューティサイクルの変化によるものかは、判別することが可能である場合がある。
本実施形態では、カウンタ値処理部50は、パルス周期が所定値以上変化しないと云う前提条件のもとに、第1〜第3のカウンタ記憶部41〜43のカウンタ値の相互比較により、パルスの立ち上がり検出時点のカウンタ値と立ち下がり検出時点のカウンタ値とを抽出し、ノイズによるカウンタ値を排除する。
なお、図2(d)のような信号形状の場合でも、ノイズのパターンとしては、図2(e)、図2(f)の二つの場合があり得る。点線がノイズによるパルスの部分で、図2(e)では正方向のパルスが基準エッジの直前に混入し、図2(f)では負方向のパルスが基準エッジの直後に混入した場合を示している。
いずれの場合でも、短い周期(Tp1)のパルスが検出されることから、ノイズの混入があったと判別できる可能性がある。本来の周期は、図2(e)では(Tp0+Tp1)、図2(f)では(Tp0)である。周期が安定している場合では、他のパルス基準エッジと比較して、(Tp0+Tp1)の方が(Tp0)よりも本来の周期に近ければ、図2(e)の状態であり、(Tp0)の方が(Tp0+Tp1)よりもあるべき周期に近ければ、図2(f)の状態である、と判定でき、図2(e)の状態か、図2(f)の状態か、を判別可能である。
したがって、採取された三個のエッジのカウンタ値のうち、最もよく合致するカウンタ値を採用してエッジ時刻を求め、他のカウンタ値はノイズであるとして排除することが可能となる。また、ノイズの混入パターンには、正方向、または負方向のどちらかに限られる、という条件が適用される場合には、図2(e)、図2(f)のいずれかが起こったかを判別可能である。すなわち、ノイズと判定された場合には、負方向のノイズは発生しないものと仮定できるのであれば、図2(f)の可能性はなくなり、図2(e)の状況であると判定できる。
このように、ノイズが混入したと明確に判別できること、さらに、他の条件を勘案することにより、ノイズにより発生したエッジに対して、ノイズによるものと判別することにより、可能性が高まる。
10 信号特徴検出部
20 カウンタ部
30 カウンタ選択記憶部
41 第1のカウンタ記憶部
42 第2のカウンタ記憶部
43 第2のカウンタ記憶部
50 カウンタ値処理部
20 カウンタ部
30 カウンタ選択記憶部
41 第1のカウンタ記憶部
42 第2のカウンタ記憶部
43 第2のカウンタ記憶部
50 カウンタ値処理部
Claims (8)
- 定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返すカウンタ手段と、
入力信号の特徴点を検出する信号特徴検手段と、
前記カウンタ手段のカウンタ値を記憶する少なくとも三個のカウンタ記憶手段と、
前記信号特徴検出手段が入力信号の特徴点を検出した時の前記カウンタ手段のカウンタ値を、前記少なくとも三個のうちの前記カウンタ記憶手段の一つを選択して選択した前記カウンタ記憶手段に記憶させるカウンタ選択記憶手段と、を有し、
前記少なくとも三個のカウンタ記憶手段は、前記カウンタ選択記憶手段の動作のもとに、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶することを特徴とする信号処理装置。 - 前記カウンタ選択記憶手段は、前記少なくとも三個のカウンタ記憶手段の一つを一定の順序で繰り返し循環式に選択することを特徴とする請求項1に記載の信号処理装置。
- 前記カウンタ記憶手段にカウンタ値が記憶されたことの通知を前記カウンタ選択記憶部より受け、前記カウンタ記憶手段に記憶された未読のカウント値を読み出すカウンタ値処理手段を有することを特徴とする請求項1又は2に記載の信号処理装置。
- 前記入力信号がパルス信号であり、前記信号特徴検出手段は、入力信号の特徴点として、パルスの立ち上がりと立ち下がりとを検出し、前記カウンタ記憶手段は三個設けられ、当該三個のカウンタ記憶手段は、各々、パルスの立ち上がり検出時点のカウンタ値と、パルスの立ち下がり検出時点のカウンタ値と、次のパルスの立ち上がり検出時点のカウンタ値とを記憶することを特徴とする請求項1から3のいずれか一項に記載の信号処理装置。
- パルス周期が所定値以上変化しないと云う条件を設定し、前記三個のカウンタ記憶手段のカウンタ値の相互比較により、パルスの立ち上がり検出時点のカウンタ値と立ち下がり検出時点のカウンタ値とを抽出し、ノイズによるカウンタ値を排除することを特徴とする請求項4に記載の信号処理装置。
- 定められた時間間隔で定められた値だけカウンタ値を加算または減算を繰り返し、入力信号の特徴点を検出した時のカウンタ値を、少なくとも三個のうちのカウンタ記憶部の一つを選択して選択したカウンタ記憶部に記憶させ、当該前記少なくとも三個のカウンタ記憶部に、時系列的に連続した特徴点検出時の三個のカウンタ値を記憶させることを特徴とする信号処理方法。
- 前記入力信号がパルス信号であり、入力信号の特徴点として、パルスの立ち上がりと立ち下がりとを検出し、前記カウンタ記憶部は三個設けられ、当該三個のカウンタ記憶部は、各々、パルスの立ち上がり検出時点のカウンタ値と、パルスの立ち下がり検出時点のカウンタ値と、次のパルスの立ち上がり検出時点のカウンタ値とを記憶することを特徴とする請求項6に記載の信号処理方法。
- パルス周期が所定値以上変化しないと云う条件を設定して、前記三個のカウンタ記憶部のカウンタ値の相互比較により、パルスの立ち上がり検出時点のカウンタ値と立ち下がり検出時点のカウンタ値とを抽出し、ノイズによるカウンタ値を排除することを特徴とする請求項7に記載の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093318A JP2009244195A (ja) | 2008-03-31 | 2008-03-31 | 信号処理装置および信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093318A JP2009244195A (ja) | 2008-03-31 | 2008-03-31 | 信号処理装置および信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009244195A true JP2009244195A (ja) | 2009-10-22 |
Family
ID=41306239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093318A Pending JP2009244195A (ja) | 2008-03-31 | 2008-03-31 | 信号処理装置および信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009244195A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854445A (zh) * | 2012-10-18 | 2013-01-02 | 上海市电力公司 | 一种局部放电脉冲电流的波形特征提取方法 |
-
2008
- 2008-03-31 JP JP2008093318A patent/JP2009244195A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854445A (zh) * | 2012-10-18 | 2013-01-02 | 上海市电力公司 | 一种局部放电脉冲电流的波形特征提取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160255109A1 (en) | Detection method and apparatus | |
JP2009244195A (ja) | 信号処理装置および信号処理方法 | |
JP6848559B2 (ja) | 時間計測装置、および距離計測装置 | |
JP2019215947A (ja) | 記憶装置及びその操作方法 | |
JPH05324163A (ja) | 座標検出装置及び座標検出方法 | |
EP2187311A1 (en) | Semiconductor device, and development supporting device | |
CN112256462A (zh) | NAND Flash存储器的寿命预估方法、装置及介质 | |
JP4107612B2 (ja) | 観測装置、観測方法およびプログラム | |
CN109690952B (zh) | 半导体集成电路及控制半导体集成电路的方法 | |
KR101228167B1 (ko) | 프로그램, 시험 장치, 및 시험 방법 | |
JP3646614B2 (ja) | 信号サンプリング装置 | |
JPH0630053B2 (ja) | 遅延バッファ回路 | |
JP2005101771A5 (ja) | ||
JP2005044192A (ja) | 異常要因記憶回路 | |
JPH11219293A (ja) | アドレストレース方法及びトレーサメモリ制御装置 | |
JP4454566B2 (ja) | プログラム暴走監視回路および方法 | |
JPH0378586B2 (ja) | ||
CN116263865A (zh) | 信号平均值计算装置及其方法 | |
JPH04287241A (ja) | 履歴情報記憶装置 | |
JP5292999B2 (ja) | 波形測定装置 | |
JP2001006181A (ja) | 光ディスクのジッタ測定装置 | |
JPS6111771Y2 (ja) | ||
JP3700504B2 (ja) | メモリインターフェイス | |
CN114548004A (zh) | 识别verdi波形中包类型的方法 | |
JP4310313B2 (ja) | 記録領域検出回路 |