JPH0630053B2 - 遅延バッファ回路 - Google Patents
遅延バッファ回路Info
- Publication number
- JPH0630053B2 JPH0630053B2 JP1031018A JP3101889A JPH0630053B2 JP H0630053 B2 JPH0630053 B2 JP H0630053B2 JP 1031018 A JP1031018 A JP 1031018A JP 3101889 A JP3101889 A JP 3101889A JP H0630053 B2 JPH0630053 B2 JP H0630053B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- read
- write
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/10—Indexing scheme relating to groups G06F5/10 - G06F5/14
- G06F2205/102—Avoiding metastability, i.e. preventing hazards, e.g. by using Gray code counters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Manufacturing & Machinery (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、通信データを遅延させて出力する遅延バッ
ファ回路に関し、特に周波数変動を含む異なる周波数の
クロック信号に同期してデータを入出力動作を行なう遅
延バッファ回路に関する。
ファ回路に関し、特に周波数変動を含む異なる周波数の
クロック信号に同期してデータを入出力動作を行なう遅
延バッファ回路に関する。
（従来の技術） デジタル通信装置において、通信データの入出力経路に
挿入して通信データの遅延制御を行なう遅延バッファ回
路としては、例えば第６図に示すように構成されたもの
がある。
挿入して通信データの遅延制御を行なう遅延バッファ回
路としては、例えば第６図に示すように構成されたもの
がある。
第６図において、遅延バッファ回路は、入力データを取
り込んで格納し、格納したデータを出力する記憶部１
と、記憶部１への入力データの書き込みを制御する書き
込みポインタ３と、記憶部１から入力データの読み出し
を制御する読み出しポインタ５と、書き込み及び読み出
し動作のエラーを検出するエラー検出回路７を備えてい
る。
り込んで格納し、格納したデータを出力する記憶部１
と、記憶部１への入力データの書き込みを制御する書き
込みポインタ３と、記憶部１から入力データの読み出し
を制御する読み出しポインタ５と、書き込み及び読み出
し動作のエラーを検出するエラー検出回路７を備えてい
る。
記憶部１は、取り込んだ入力データをｎ個の記憶要素
（＃０〜＃ｎ−１）の中からデコード回路９によって選
択された記憶要素に順次格納し、格納したデータを選択
回路１１により選択して出力データとして出力する。す
なわち、入力データは、入力クロックに同期して書き込
みポインタ３から出力される記憶要素の番号を示す
“０”〜“ｎ−１”の２進数値（ｍ桁，ｎ≦２ｍ，以下
「書き込みポジションコード」と呼ぶ）をデコード回路
９でデーコドした結果によって選択された記憶要素に順
次格納される。
（＃０〜＃ｎ−１）の中からデコード回路９によって選
択された記憶要素に順次格納し、格納したデータを選択
回路１１により選択して出力データとして出力する。す
なわち、入力データは、入力クロックに同期して書き込
みポインタ３から出力される記憶要素の番号を示す
“０”〜“ｎ−１”の２進数値（ｍ桁，ｎ≦２ｍ，以下
「書き込みポジションコード」と呼ぶ）をデコード回路
９でデーコドした結果によって選択された記憶要素に順
次格納される。
記憶要素に格納されたデータは、出力クロックに同期し
て読み出しポインタ５から出力される記憶要素の番号を
示すを“０”〜“ｎ−１”の２進数値（以下「読み出し
ポジションコード」と呼ぶ）にしたがって選択回路１１
により選択され、出力データとして選択回路１１を介し
て出力される。
て読み出しポインタ５から出力される記憶要素の番号を
示すを“０”〜“ｎ−１”の２進数値（以下「読み出し
ポジションコード」と呼ぶ）にしたがって選択回路１１
により選択され、出力データとして選択回路１１を介し
て出力される。
このような入力データの遅延動作において、動作開始時
にあっては、書き込みポインタ３の書き込み初期値とし
ては、読み出しポインタ５の初期値に対してｎ／２の間
隔を有した値が設定される。これにより、例えば、記憶
要素が１２個である場合（ｎ＝１２）の場合には、第７
図に示すように、入力データが書き込みポジションコー
ドにしたがって記憶要素＃０から順次格納されるとする
と、出力データは読み出しポジションコードにしたがっ
て記憶要素＃６から順次読み出されることになる。この
ようにすることにより、周波数変動を含む出力クロック
及び入力クロックにおいて、出力クロックに対する入力
クロックの変動を吸収するようにしている。
にあっては、書き込みポインタ３の書き込み初期値とし
ては、読み出しポインタ５の初期値に対してｎ／２の間
隔を有した値が設定される。これにより、例えば、記憶
要素が１２個である場合（ｎ＝１２）の場合には、第７
図に示すように、入力データが書き込みポジションコー
ドにしたがって記憶要素＃０から順次格納されるとする
と、出力データは読み出しポジションコードにしたがっ
て記憶要素＃６から順次読み出されることになる。この
ようにすることにより、周波数変動を含む出力クロック
及び入力クロックにおいて、出力クロックに対する入力
クロックの変動を吸収するようにしている。
しかしながら、上述した構成にあっては、入力クロック
及び出力クロックの変動により、記憶要素に格納される
データ数が“０”になるアンダーライン、あるいはデー
タ数が“ｎ”に達するオーバーライン等のエラー状態が
発生する。
及び出力クロックの変動により、記憶要素に格納される
データ数が“０”になるアンダーライン、あるいはデー
タ数が“ｎ”に達するオーバーライン等のエラー状態が
発生する。
例えば、入力クロックの周波数が出力クロックに比べて
若干低い場合には、格納データ数が徐々に減少して
“０”となる。この時に、書き込みポインタ３及び読み
出しポインタ５が同一の記憶要素を指定していると、第
８図に示すように、出力クロックの周波数が高いため、
データの記憶要素への書き込みが完了する前に読み出し
てしまうというエラーが生じる。あるいは、第９図に示
すように書き込みが完了した直後に読み出しを行なうこ
とになり、安定してデータを出力することが困難とな
る。
若干低い場合には、格納データ数が徐々に減少して
“０”となる。この時に、書き込みポインタ３及び読み
出しポインタ５が同一の記憶要素を指定していると、第
８図に示すように、出力クロックの周波数が高いため、
データの記憶要素への書き込みが完了する前に読み出し
てしまうというエラーが生じる。あるいは、第９図に示
すように書き込みが完了した直後に読み出しを行なうこ
とになり、安定してデータを出力することが困難とな
る。
一方、入力クロックの周波数が出力クロックに比べて若
干高い場合には、格納データ数が徐々に増加して、
“ｎ”となる。この時に、書き込みポインタ３及び読み
出しポインタ５が同一の記憶要素を指定していると、第
１０図に示すように、データの読み出しが完了する前に
同じ記憶要素に次のデータが書き込まれるというエラー
が発生する。
干高い場合には、格納データ数が徐々に増加して、
“ｎ”となる。この時に、書き込みポインタ３及び読み
出しポインタ５が同一の記憶要素を指定していると、第
１０図に示すように、データの読み出しが完了する前に
同じ記憶要素に次のデータが書き込まれるというエラー
が発生する。
このようなエラーの検出はエラー検出回路７によって行
なわれる。エラー検出回路７は、書き込みポインタ３が
指示する記憶要素のポジションをｋとし、読み出しポイ
ンタ５が指定する記憶要素のポジシヨンをとすると、 ｋ＝（ｋ−＝０）あるいはｋ＝−１ （ｋ−＝１）のいずれか一方が成立した時にエラーを
検出して、エラー検出信号を出力する。
なわれる。エラー検出回路７は、書き込みポインタ３が
指示する記憶要素のポジションをｋとし、読み出しポイ
ンタ５が指定する記憶要素のポジシヨンをとすると、 ｋ＝（ｋ−＝０）あるいはｋ＝−１ （ｋ−＝１）のいずれか一方が成立した時にエラーを
検出して、エラー検出信号を出力する。
（発明が解決しようとする課題） このように、従来の遅延バッファ回路では、それぞれ異
なるタイミングすなわち入力クロック及び出力クロック
にしたがって、通信データの遅延を行なっていた。この
ため、入力クロックと出力クロックに周波数変動が生じ
ると、前述したようなエラーが発生することになる。し
たがって、エラーを検出してエラーが発生した場合に
は、初期化して正常動作に復帰させなければならない。
なるタイミングすなわち入力クロック及び出力クロック
にしたがって、通信データの遅延を行なっていた。この
ため、入力クロックと出力クロックに周波数変動が生じ
ると、前述したようなエラーが発生することになる。し
たがって、エラーを検出してエラーが発生した場合に
は、初期化して正常動作に復帰させなければならない。
エラーを検出するためには、前述したように、“０”か
ら“ｎ−１”を循環する書き込みポジションコード及び
読み出しポジションコードの差を求め、この差が“０”
あるいは“１”であるかを判定しなければならない。こ
のように、“０”から“ｎ−１”を循環する数値の差を
算出するためには、複雑な構成の回路を必要としてい
た。
ら“ｎ−１”を循環する書き込みポジションコード及び
読み出しポジションコードの差を求め、この差が“０”
あるいは“１”であるかを判定しなければならない。こ
のように、“０”から“ｎ−１”を循環する数値の差を
算出するためには、複雑な構成の回路を必要としてい
た。
また、書き込みポジションコード及び読み出しポジショ
ンコードは複数ビットからなり、これらの差も複数ビッ
トとなる。したがって、データの入出力動作が完了し、
各ポジションコードが確定した後で始めて差を示す複数
ビットの値が安定して確定する。エラー検出信号はこの
時点で出力するわけであるが、入出力動作が異なるタイ
ミングで行なわれるため、結果が安定して確定したこと
を示すタイミングを得ることが極めて困難となる。この
ため、差が“０”あるいは“１”であるか否かを明確に
判定することができず、エラー状態を確実に検出するこ
とができなくなるという不具合が生じる。
ンコードは複数ビットからなり、これらの差も複数ビッ
トとなる。したがって、データの入出力動作が完了し、
各ポジションコードが確定した後で始めて差を示す複数
ビットの値が安定して確定する。エラー検出信号はこの
時点で出力するわけであるが、入出力動作が異なるタイ
ミングで行なわれるため、結果が安定して確定したこと
を示すタイミングを得ることが極めて困難となる。この
ため、差が“０”あるいは“１”であるか否かを明確に
判定することができず、エラー状態を確実に検出するこ
とができなくなるという不具合が生じる。
また、初期化は動作開始時だけでなく、エラー検出後及
び遅延時間の正常化のために動作中であっても適宜行な
う必要がある。しかしながら、有効な格納データを破壊
することなく、両ポジションコードの差を初期化するこ
とは、格納されたデータ数が一定していないために極め
て困難となる。例えば、有効データ数がｎ／２より多い
場合に、両ポジションの差をｎ／２に設定したならば、
有効データの一部が失なわれてしまう。
び遅延時間の正常化のために動作中であっても適宜行な
う必要がある。しかしながら、有効な格納データを破壊
することなく、両ポジションコードの差を初期化するこ
とは、格納されたデータ数が一定していないために極め
て困難となる。例えば、有効データ数がｎ／２より多い
場合に、両ポジションの差をｎ／２に設定したならば、
有効データの一部が失なわれてしまう。
さらに、動作中に初期化が行なわれて、書き込みポイン
タ３の書き込み初期値として、読み出しポインタ５の読
み出し初期値にｎ／２を加えた値をセットするために
は、上記値を算出する加算回路を必要とする。このた
め、回路規模の大型化を招くことになる。また、加算結
果は複数のビットが変化するため同じタイミングで確定
するわけではなく、さらに、入力クロックに同期してい
ないため、初期値が正確に書込み初期値として設定され
ず、初期化後に正常動作を行なうことができなくなる。
タ３の書き込み初期値として、読み出しポインタ５の読
み出し初期値にｎ／２を加えた値をセットするために
は、上記値を算出する加算回路を必要とする。このた
め、回路規模の大型化を招くことになる。また、加算結
果は複数のビットが変化するため同じタイミングで確定
するわけではなく、さらに、入力クロックに同期してい
ないため、初期値が正確に書込み初期値として設定され
ず、初期化後に正常動作を行なうことができなくなる。
そこで、この発明は、上記に鑑みてなされたものであ
り、その目的とするところは、簡単な回路構成でエラー
検出を安定して行なうことができるとともに、最適な初
期化を確実に行なうことができる遅延バッファ回路を提
供することにある。
り、その目的とするところは、簡単な回路構成でエラー
検出を安定して行なうことができるとともに、最適な初
期化を確実に行なうことができる遅延バッファ回路を提
供することにある。
（課題を解決するための手段） 上記目的を達成するために、この第１の発明は、データ
を順次格納して出力する複数の記憶手段と、隣接する前
記記憶手段を指定するコードのハミング距離を１とする
コードにより第１のクロックに同期してデータを格納す
る前記記憶手段を順次循環指定する書き込み指定手段
と、前記コードにより第２のクロックに同期してデータ
を読み出す前記記憶手段を順次循環指定する読み出し指
定手段と、隣接する前記コードの共通ビットを共通コー
ドとしてそれぞれの隣接する前記記憶手段に対して前記
共通コードを設定し、前記読み出し指定手段が指定する
コードと前記書き込み指定手段が指定するコードとが同
一の共通コードに対応した場合にエラーを検出するエラ
ー検出手段とから構成される。
を順次格納して出力する複数の記憶手段と、隣接する前
記記憶手段を指定するコードのハミング距離を１とする
コードにより第１のクロックに同期してデータを格納す
る前記記憶手段を順次循環指定する書き込み指定手段
と、前記コードにより第２のクロックに同期してデータ
を読み出す前記記憶手段を順次循環指定する読み出し指
定手段と、隣接する前記コードの共通ビットを共通コー
ドとしてそれぞれの隣接する前記記憶手段に対して前記
共通コードを設定し、前記読み出し指定手段が指定する
コードと前記書き込み指定手段が指定するコードとが同
一の共通コードに対応した場合にエラーを検出するエラ
ー検出手段とから構成される。
また、この第２の発明は、データを順次格納して出力す
る複数の記憶手段と、隣接する前記記憶手段を指定する
コードのハミング距離を１とするコードにより第１のク
ロックに同期してデータを格納する前記記憶手段を順次
循環指定する書き込み指定手段と、前記コードにより第
２のクロックに同期してデータを読み出す前記記憶手段
を順次循環指定する読み出し指定手段と、隣接する前記
コードの共通ビットを共通コードとしてそれぞれの隣接
する前記記憶手段に対して前記共通コードを設定し、前
記読み出し指定手段が指定するコードと前記書き込み指
定手段が指定するコードとが同一の共通コードに対応し
た場合にエラーを検出するエラー検出手段と、終了信号
が与えられた時にデータが格納された前記記憶手段を指
定するコードを格納し、このコードと前記読み出し指定
手段が指定するコードが同一の前記共通コードに対応し
た場合に初期化を行なう初期化手段と、初期化する直前
に前記読み出し指定手段が指定したコードと所定コード
との論理演算結果を初期値として前記書き込み指定手段
に設定する初期値設定手段とから構成される。
る複数の記憶手段と、隣接する前記記憶手段を指定する
コードのハミング距離を１とするコードにより第１のク
ロックに同期してデータを格納する前記記憶手段を順次
循環指定する書き込み指定手段と、前記コードにより第
２のクロックに同期してデータを読み出す前記記憶手段
を順次循環指定する読み出し指定手段と、隣接する前記
コードの共通ビットを共通コードとしてそれぞれの隣接
する前記記憶手段に対して前記共通コードを設定し、前
記読み出し指定手段が指定するコードと前記書き込み指
定手段が指定するコードとが同一の共通コードに対応し
た場合にエラーを検出するエラー検出手段と、終了信号
が与えられた時にデータが格納された前記記憶手段を指
定するコードを格納し、このコードと前記読み出し指定
手段が指定するコードが同一の前記共通コードに対応し
た場合に初期化を行なう初期化手段と、初期化する直前
に前記読み出し指定手段が指定したコードと所定コード
との論理演算結果を初期値として前記書き込み指定手段
に設定する初期値設定手段とから構成される。
（作用） 上記構成において、この第１の発明は、隣接した記憶手
段を指定するコード間の異なるビットが１ビットとなる
共通コードを用いて、書き込みが指定された記憶手段
が、読み出しが指定された記憶手段と同一かあるいは１
つ前の記憶手段である場合にエラーを検出するようにし
ている。また、この第２の発明は、初期化される直前に
データが格納された記憶手段を指定するコードと読み出
しを指定するコードが同一の共通コードに対応した場合
に初期化を行なうようにし、さらに、初期化する際に読
み出しを指定するコードを用いて初期値を生成するよう
にしている。
段を指定するコード間の異なるビットが１ビットとなる
共通コードを用いて、書き込みが指定された記憶手段
が、読み出しが指定された記憶手段と同一かあるいは１
つ前の記憶手段である場合にエラーを検出するようにし
ている。また、この第２の発明は、初期化される直前に
データが格納された記憶手段を指定するコードと読み出
しを指定するコードが同一の共通コードに対応した場合
に初期化を行なうようにし、さらに、初期化する際に読
み出しを指定するコードを用いて初期値を生成するよう
にしている。
（実施例） 以下、図面を用いてこの発明の実施例を説明する。
第１図はこの発明の一実施例に係る遅延バッファ回路の
構成を示すブロック図である。この一実施例に示す遅延
バッファ回路は、１２個の記憶要素を備えたものであ
る。なお、第１図において、第６図と同符号のものは同
一機能を有するものであり、その説明は省略する。
構成を示すブロック図である。この一実施例に示す遅延
バッファ回路は、１２個の記憶要素を備えたものであ
る。なお、第１図において、第６図と同符号のものは同
一機能を有するものであり、その説明は省略する。
第１図において、遅延バッファ回路は、第６図に示した
記憶部１に加えて、書き込みポインタ２１、読み出しポ
インタ２３、エラー検出回路２５、終了記憶回路２７、
終了検出回路２９、初期値発生回路３１を備えて構成さ
れている。
記憶部１に加えて、書き込みポインタ２１、読み出しポ
インタ２３、エラー検出回路２５、終了記憶回路２７、
終了検出回路２９、初期値発生回路３１を備えて構成さ
れている。
書き込みポインタ２１は、書き込みポジションコードを
入力クロックの立ち上りに同期してカウントアップ出力
し、この書き込みポジションコードのデコード結果によ
り入力データを格納する記憶要素を指定する。書き込み
ポジションコードは、隣接した２つの記憶要素を選択す
るそれぞれのコードのハミング距離が“１”となるよう
に、第２図に示すように、それぞれの記憶要素に対応し
て設定されている。また、書き込みポジションコード
は、記憶要素の個数の１／２だけ離れた任意の２つの記
憶要素を指定するそれぞれのコードの排他的論理和が常
に所定値（この実施例では“１０１０”）となるように
設定されている。
入力クロックの立ち上りに同期してカウントアップ出力
し、この書き込みポジションコードのデコード結果によ
り入力データを格納する記憶要素を指定する。書き込み
ポジションコードは、隣接した２つの記憶要素を選択す
るそれぞれのコードのハミング距離が“１”となるよう
に、第２図に示すように、それぞれの記憶要素に対応し
て設定されている。また、書き込みポジションコード
は、記憶要素の個数の１／２だけ離れた任意の２つの記
憶要素を指定するそれぞれのコードの排他的論理和が常
に所定値（この実施例では“１０１０”）となるように
設定されている。
書き込みポインタ２１は、動作開始時の初期化を指令す
るリセット信号あるいは終了検出回路２９から出力され
る初期化信号がＯＲゲート３３に与えられると、読み出
しポインタ２３の現在値に応じ第２図に示すような書き
込み初期コードが初期値発生回路３１から与えられ設定
される。
るリセット信号あるいは終了検出回路２９から出力され
る初期化信号がＯＲゲート３３に与えられると、読み出
しポインタ２３の現在値に応じ第２図に示すような書き
込み初期コードが初期値発生回路３１から与えられ設定
される。
読み出しポインタ２３は、読み出しポジションコードを
出力クロックの立ち上りに同期してカウントアップ出力
し、この読み出しポジションコードの選択回路１１によ
るデコード結果により出力しようとする記憶要素に格納
されたデータを指定する。読み出しポジションコード
は、書き込みポジションコードと同様に設定されてい
る。読み出しポインタ２１は、外部からリセット信号が
与えられると、読み出し初期コードとして例えば“００
００”がセットされる。
出力クロックの立ち上りに同期してカウントアップ出力
し、この読み出しポジションコードの選択回路１１によ
るデコード結果により出力しようとする記憶要素に格納
されたデータを指定する。読み出しポジションコード
は、書き込みポジションコードと同様に設定されてい
る。読み出しポインタ２１は、外部からリセット信号が
与えられると、読み出し初期コードとして例えば“００
００”がセットされる。
エラー検出回路２５は、前述したオーバランあるいはア
ンダーランを検出するものであり、書き込みポインタ２
１が指示する記憶要素のポジション＝読み出しポインタ
２３が指定する記憶要素のポジション、あるいは（読み
出しポインタ２５が指定する記憶要素のポジション）−
１のいずれか一方が成立した時にエラーが発生したもの
として、入力クロックに同期したエラー検出信号を出力
する。
ンダーランを検出するものであり、書き込みポインタ２
１が指示する記憶要素のポジション＝読み出しポインタ
２３が指定する記憶要素のポジション、あるいは（読み
出しポインタ２５が指定する記憶要素のポジション）−
１のいずれか一方が成立した時にエラーが発生したもの
として、入力クロックに同期したエラー検出信号を出力
する。
上記した条件が成立したか否かの判定は、両隣接ポジシ
ヨンコードのハミング距離が“１”であるため、４ビッ
トのコードのうち異なる１ビットを除いた３ビットのコ
ード（以下「エラー検出コード」と呼ぶ）で判定するこ
とができる。このようなエラー検出コードは、第２図に
示すように、それぞれ隣接するポジションコードに対応
して設定されている。第２図において、エラー検出コー
ドの“Ｘ”印は除外した１ビットを示している。
ヨンコードのハミング距離が“１”であるため、４ビッ
トのコードのうち異なる１ビットを除いた３ビットのコ
ード（以下「エラー検出コード」と呼ぶ）で判定するこ
とができる。このようなエラー検出コードは、第２図に
示すように、それぞれ隣接するポジションコードに対応
して設定されている。第２図において、エラー検出コー
ドの“Ｘ”印は除外した１ビットを示している。
例えば、書き込みポインタ２１が記憶要素＃０を指定し
ているとすると、読み出しポインタ２３が記憶要素＃０
あるいは記憶要素＃１を指定した場合にエラーが発生
し、この時のエラー検出コードは“０００Ｘ”となる。
したがって、このような場合には、エラー検出回路２５
は、読み出しポジションコードの上位３ビットが、“０
００”であるか否かを検出して、エラーの検出を行な
う。
ているとすると、読み出しポインタ２３が記憶要素＃０
あるいは記憶要素＃１を指定した場合にエラーが発生
し、この時のエラー検出コードは“０００Ｘ”となる。
したがって、このような場合には、エラー検出回路２５
は、読み出しポジションコードの上位３ビットが、“０
００”であるか否かを検出して、エラーの検出を行な
う。
エラー検出回路２５は、それぞれの読み出しポジション
コードに対応したそれぞれのエラー検出コード毎にエラ
ーチェック信号を生成する。それぞれのエラーチェック
信号は、読み出しポジションコードが対応するエラー検
出コードになるとハイレベル状態となり出力される。
コードに対応したそれぞれのエラー検出コード毎にエラ
ーチェック信号を生成する。それぞれのエラーチェック
信号は、読み出しポジションコードが対応するエラー検
出コードになるとハイレベル状態となり出力される。
例えばエラー検出コード“０００Ｘ”に対応したエラー
チェック信号は、第３図に示すように、読み出しポイン
タ２３が出力する読み出しポジションコードが“０００
０”及び“０００１”になった時にハイレベル状態とな
り出力される。エラー検出回路２５は、このような複数
のエラーチェック信号を書き込みポジションコードに対
応したエラー検出コードにしたがって選択し、選択した
エラーチェック信号を入力クロックに同期してエラー検
出信号として出力する。
チェック信号は、第３図に示すように、読み出しポイン
タ２３が出力する読み出しポジションコードが“０００
０”及び“０００１”になった時にハイレベル状態とな
り出力される。エラー検出回路２５は、このような複数
のエラーチェック信号を書き込みポジションコードに対
応したエラー検出コードにしたがって選択し、選択した
エラーチェック信号を入力クロックに同期してエラー検
出信号として出力する。
終了記憶回路２７は、データの入出力動作中の初期化に
おいて、有効なデータが最後に格納された記憶要素を示
すポジションコードを格納するものである。すなわち、
終了記憶回路２７は、初期化時に外部から終了信号が与
えられた時点で書き込みポインタ２１から出力されてい
る書き込みポジションコードを取り込み格納する。格納
されたコードは終了検出回路２９に与えられる 終了検出回路２９は、最後に格納された有効なデータが
読出された後に初期化を行なうものである。終了検出回
路２９は、有効なデータが最後に格納された記憶要素の
ポジション＝読み出しポインタ２３が指定する記憶要素
のポジション、あるいは（読み出しポインタ２３が指定
する記憶要素のポジション）−１のいずれか一方が成立
した場合に、初期化信号をＯＲゲート３３に与える。こ
のような判定動作は、第２図に示すようなエラー検出コ
ードと同一の終了検出コードによって行なわれる。すな
わち、終了検出回路２９は、終了記憶回路２９に格納さ
れたコード対応した終了検出コードと読み出しポインタ
２３が出力する読み出しポジションコードの３ビットの
一致を検出して初期化信号を出力する。
おいて、有効なデータが最後に格納された記憶要素を示
すポジションコードを格納するものである。すなわち、
終了記憶回路２７は、初期化時に外部から終了信号が与
えられた時点で書き込みポインタ２１から出力されてい
る書き込みポジションコードを取り込み格納する。格納
されたコードは終了検出回路２９に与えられる 終了検出回路２９は、最後に格納された有効なデータが
読出された後に初期化を行なうものである。終了検出回
路２９は、有効なデータが最後に格納された記憶要素の
ポジション＝読み出しポインタ２３が指定する記憶要素
のポジション、あるいは（読み出しポインタ２３が指定
する記憶要素のポジション）−１のいずれか一方が成立
した場合に、初期化信号をＯＲゲート３３に与える。こ
のような判定動作は、第２図に示すようなエラー検出コ
ードと同一の終了検出コードによって行なわれる。すな
わち、終了検出回路２９は、終了記憶回路２９に格納さ
れたコード対応した終了検出コードと読み出しポインタ
２３が出力する読み出しポジションコードの３ビットの
一致を検出して初期化信号を出力する。
初期値発生回路３１は、リセット信号あるいは初期化信
号が出力された時に、第２図に示す書き込み初期コード
を読み出しポインタ２３の現在値に応じて書き込みポイ
ンタ２１にセットする。書き込み初期値は、（読み出し
ポインタが指定する記憶要素のポジション）＋６のポジ
ションの記憶要素に対応したコードとなる。初期値発生
回路３１は、このような書き込み初期コードを、読み出
しポインタ２３から与えられる読み出しポジションコー
ドと、前述したポジションコードを規定する際の所定値
（“１０１０”）との排他的論理和をとることにより生
成する。
号が出力された時に、第２図に示す書き込み初期コード
を読み出しポインタ２３の現在値に応じて書き込みポイ
ンタ２１にセットする。書き込み初期値は、（読み出し
ポインタが指定する記憶要素のポジション）＋６のポジ
ションの記憶要素に対応したコードとなる。初期値発生
回路３１は、このような書き込み初期コードを、読み出
しポインタ２３から与えられる読み出しポジションコー
ドと、前述したポジションコードを規定する際の所定値
（“１０１０”）との排他的論理和をとることにより生
成する。
次に、この実施例の作用を初期化動作及びエラー検出動
作に着目して説明する。
作に着目して説明する。
まず、入出力動作が開始される前に、リセット信号が読
み出しポインタ２３に与えられる。これにより、読み出
し初期コードとして、“００００”が読み出しポインタ
２３にセットされる。読み出しポインタ２３にセットさ
れた読み出し初期コードは初期値発生回路３１に与えら
れ、所定値“１０１０”と排他的論理和がとられる。排
他的論理和の結果は読み出しポジションコード“０００
０”で指定される記憶要素＃０から６番目のポジション
の記憶要素＃６を指定する“１０１０”であり、書き込
み初期コードとして書き込みポインタ２１にセットされ
る。これにより、読み出しポインタ２３と書き込みポイ
ンタ２５がそれぞれ指定する記憶要素の間隔は６とな
る。
み出しポインタ２３に与えられる。これにより、読み出
し初期コードとして、“００００”が読み出しポインタ
２３にセットされる。読み出しポインタ２３にセットさ
れた読み出し初期コードは初期値発生回路３１に与えら
れ、所定値“１０１０”と排他的論理和がとられる。排
他的論理和の結果は読み出しポジションコード“０００
０”で指定される記憶要素＃０から６番目のポジション
の記憶要素＃６を指定する“１０１０”であり、書き込
み初期コードとして書き込みポインタ２１にセットされ
る。これにより、読み出しポインタ２３と書き込みポイ
ンタ２５がそれぞれ指定する記憶要素の間隔は６とな
る。
このような状態にあって、入力クロックが書き込みポイ
ンタ２１に与えられると、書き込みポジションコードが
アップカウント出力され、出力されたコードに対応した
記憶要素に順次入力データが入力クロックに同期して格
納される。さらに、出力クロックが読み出しポインタ２
３に与えられると、読み出しポジションコードがアップ
カウント出力され、出力されたコードに対応した記憶要
素に格納されているデータが出力クロックに同期して選
択回路１１を介して出力される。このようにして、入力
データが順次記憶要素に取り込まれて格納され、格納さ
れたデータは遅延されて格納された順に出力される。
ンタ２１に与えられると、書き込みポジションコードが
アップカウント出力され、出力されたコードに対応した
記憶要素に順次入力データが入力クロックに同期して格
納される。さらに、出力クロックが読み出しポインタ２
３に与えられると、読み出しポジションコードがアップ
カウント出力され、出力されたコードに対応した記憶要
素に格納されているデータが出力クロックに同期して選
択回路１１を介して出力される。このようにして、入力
データが順次記憶要素に取り込まれて格納され、格納さ
れたデータは遅延されて格納された順に出力される。
このような入出力動作にあって、入力クロックあるいは
出力クロックに周波数変動が発生すると、書き込みポイ
ンタ２１が指定する記憶要素のポジションと読み出しポ
インタ２３が指定する記憶要素のポジションが接近す
る。そして、両ポジションの差が“１”あるいは一致す
ると、この時の読み出しポジションコードに対応したエ
ラーチェック信号が選択され、入力クロックに同期して
エラー検出信号として出力され、エラーが検出される。
出力クロックに周波数変動が発生すると、書き込みポイ
ンタ２１が指定する記憶要素のポジションと読み出しポ
インタ２３が指定する記憶要素のポジションが接近す
る。そして、両ポジションの差が“１”あるいは一致す
ると、この時の読み出しポジションコードに対応したエ
ラーチェック信号が選択され、入力クロックに同期して
エラー検出信号として出力され、エラーが検出される。
例えば、書き込みポインタ２１が出力する書き込みポジ
ションコードと読み出しポインタ２３が出力する読み出
しポジションコードが、第４図に示すように変化するよ
うな場合には、エラー検出コード“０Ｘ００”，“００
０Ｘ”，“００Ｘ１”にそれぞれ対応したエラーチェッ
ク信号（ａ），（ｂ），（ｃ）は第４図に示すようにな
る。このようなエラーチェック信号のうち、書き込みポ
インタ２１が出力する書き込みポジションコードにより
エラーチェック信号（ｂ）及びエラーチェック信号
（ｃ）が選択され、第４図に示すようなエラー検出信号
が出力される。
ションコードと読み出しポインタ２３が出力する読み出
しポジションコードが、第４図に示すように変化するよ
うな場合には、エラー検出コード“０Ｘ００”，“００
０Ｘ”，“００Ｘ１”にそれぞれ対応したエラーチェッ
ク信号（ａ），（ｂ），（ｃ）は第４図に示すようにな
る。このようなエラーチェック信号のうち、書き込みポ
インタ２１が出力する書き込みポジションコードにより
エラーチェック信号（ｂ）及びエラーチェック信号
（ｃ）が選択され、第４図に示すようなエラー検出信号
が出力される。
このように、１ビットだけしか変化しない書き込みポジ
ションコードによりエラーチェック信号を選択すること
によりエラーを検出しているので、エラー検出動作にお
いてハザードが生じないことになる。これにより、従来
複数ビットの演算結果が安定するまでエラーの判定がで
きなかったのに比べて、安定して確実にエラーの検出を
行なうことが可能となる。
ションコードによりエラーチェック信号を選択すること
によりエラーを検出しているので、エラー検出動作にお
いてハザードが生じないことになる。これにより、従来
複数ビットの演算結果が安定するまでエラーの判定がで
きなかったのに比べて、安定して確実にエラーの検出を
行なうことが可能となる。
次に、動作中に終了信号が終了記憶回路２７に与えられ
ると、有効データが最後に格納された記憶要素を指定す
る書き込みポジションコードが終了記憶回路２７に格納
される。そして、読み出しポジションコードが指定する
ポジションが、終了記憶回路２７に格納されたコードが
指定するポジションと一致するか、あるいはこの（コー
ド）−１の場合には、初期化信号が出力されて、初期化
が行なわれる。
ると、有効データが最後に格納された記憶要素を指定す
る書き込みポジションコードが終了記憶回路２７に格納
される。そして、読み出しポジションコードが指定する
ポジションが、終了記憶回路２７に格納されたコードが
指定するポジションと一致するか、あるいはこの（コー
ド）−１の場合には、初期化信号が出力されて、初期化
が行なわれる。
具体的には、例えば出力クロックが入力クロックより周
波数が高い場合、第５図に示すように、“００１１”の
書き込みポジションコードが終了記憶回路２７に格納さ
れているとすると、終了検出コードは、このコード及び
このコードの次のポジションを示すコードに対応した
“００１Ｘ”となる。したがって、読み出しポジション
コードが“００１１”及び“００１０”になると、第５
図に示すように一致検出信号が出力される。これによ
り、初期化信号が終了検出回路２９からＯＲゲート３３
に与えられ、初期化が行なわれる。
波数が高い場合、第５図に示すように、“００１１”の
書き込みポジションコードが終了記憶回路２７に格納さ
れているとすると、終了検出コードは、このコード及び
このコードの次のポジションを示すコードに対応した
“００１Ｘ”となる。したがって、読み出しポジション
コードが“００１１”及び“００１０”になると、第５
図に示すように一致検出信号が出力される。これによ
り、初期化信号が終了検出回路２９からＯＲゲート３３
に与えられ、初期化が行なわれる。
このように、エラー検出と同様に動作中のリセット動作
にあっても、１ビットの変化による読み出しポジション
コードにより行なっているので、リセットタイミングの
決定にハザードが生じないことになる。これにより、リ
セット前に格納されていたデータ数を考慮することな
く、データが出力された時点において安定した最適なリ
セットタイミングでリセット動作を行なうことができ
る。
にあっても、１ビットの変化による読み出しポジション
コードにより行なっているので、リセットタイミングの
決定にハザードが生じないことになる。これにより、リ
セット前に格納されていたデータ数を考慮することな
く、データが出力された時点において安定した最適なリ
セットタイミングでリセット動作を行なうことができ
る。
また、リセット信号が読み出しポインタ２３に与えられ
ると、読み出しポジションコードが初期値発生回路３１
に与えられる。初期値発生回路３１に与えられたコード
は所定値“１０１０”と排他的論理和がとられ、この結
果が書き込み初期コードとして書き込みポインタ２１に
セットされる。この時に、読み出しポインタ２３の出力
する読み出しポジションコードが変化する時に書き込み
ポインタ２１に初期コードをセットする場合であって
も、読み出しポジションコードの変化は１ビットとな
る。このため初期コードの不安定ビットも１ビットとな
り、該コードの特徴から目的のポジションと隣接したポ
ジションが確実に設定される。したがって、動作中にリ
セット動作を行なっても、従来に比べて最適な書き込み
初期コードを得ることが可能となる。
ると、読み出しポジションコードが初期値発生回路３１
に与えられる。初期値発生回路３１に与えられたコード
は所定値“１０１０”と排他的論理和がとられ、この結
果が書き込み初期コードとして書き込みポインタ２１に
セットされる。この時に、読み出しポインタ２３の出力
する読み出しポジションコードが変化する時に書き込み
ポインタ２１に初期コードをセットする場合であって
も、読み出しポジションコードの変化は１ビットとな
る。このため初期コードの不安定ビットも１ビットとな
り、該コードの特徴から目的のポジションと隣接したポ
ジションが確実に設定される。したがって、動作中にリ
セット動作を行なっても、従来に比べて最適な書き込み
初期コードを得ることが可能となる。
このように、格納されたデータ数や入力クロック及び出
力クロックの周波数の違いにかかわらず、最適なタイミ
ングでリセット動作が行なわれ、その後の入出力動作も
最適なポジションから開始することができるようにな
る。
力クロックの周波数の違いにかかわらず、最適なタイミ
ングでリセット動作が行なわれ、その後の入出力動作も
最適なポジションから開始することができるようにな
る。
なお、この発明は上記実施例に限定されることはなく、
例えばポジションコードは第２図に示したコード列だけ
でなく、隣接するコード間のハミング距離が“１”でな
るならば、どのようなコード列であっても、同様な効果
を得ることができる。
例えばポジションコードは第２図に示したコード列だけ
でなく、隣接するコード間のハミング距離が“１”でな
るならば、どのようなコード列であっても、同様な効果
を得ることができる。
また、記憶要素の個数には制限されず、記憶要素の個数
に応じて適切なポジションコードを設定すればよい。さ
らに、書き込み初期コードを求める際に読み出しポジシ
ョンコードと排他的論理和をとる所定値はこの実施例で
示した“１０１０”に限ることはない。
に応じて適切なポジションコードを設定すればよい。さ
らに、書き込み初期コードを求める際に読み出しポジシ
ョンコードと排他的論理和をとる所定値はこの実施例で
示した“１０１０”に限ることはない。
またさらに、終了ポジションと読み出しポジションとの
一致によりリセットタイミングの判定を行なっている
が、終了ポジションから所定距離のポジションに読み出
しポジションが達した時にリセットを行なうようにして
もよい。
一致によりリセットタイミングの判定を行なっている
が、終了ポジションから所定距離のポジションに読み出
しポジションが達した時にリセットを行なうようにして
もよい。
以上説明したように、この発明によれば、隣接する記憶
手段を指定するコード間のハミング距離を１とするコー
ドを用いてエラーの検出を行なうようにしたので、簡単
な回路構成で安定して確実にエラー検出を行なうことが
できる。また、有効データが書き込まれた記憶手段を記
憶して、この記憶手段に格納されたデータが読み出され
た後初期化を行なうとともに、読み出しを指定するコー
ドにしたがって初期値を設定するようにしたので、最適
な初期化を確実に行なうことが可能となる。
手段を指定するコード間のハミング距離を１とするコー
ドを用いてエラーの検出を行なうようにしたので、簡単
な回路構成で安定して確実にエラー検出を行なうことが
できる。また、有効データが書き込まれた記憶手段を記
憶して、この記憶手段に格納されたデータが読み出され
た後初期化を行なうとともに、読み出しを指定するコー
ドにしたがって初期値を設定するようにしたので、最適
な初期化を確実に行なうことが可能となる。
第１図はこの発明の一実施例に係る遅延バッファ回路の
構成を示すブロック図、第２図は第１図に示す回路で用
いられるコードを示す図、第３図乃至第５図は第１図に
示す回路の動作説明図、第６図は従来の遅延バッファ回
路の一構成を示すブロック図、第７図乃至第１０図は第
６図に示す回路の動作説明図である。 １…記憶部 ２１…書き込みポインタ ２３…読み出しポインタ ２５…エラー検出回路 ２７…終了記憶回路 ２９…終了検出回路 ３１…初期化発生回路 ＃０〜＃１１…記憶要素
構成を示すブロック図、第２図は第１図に示す回路で用
いられるコードを示す図、第３図乃至第５図は第１図に
示す回路の動作説明図、第６図は従来の遅延バッファ回
路の一構成を示すブロック図、第７図乃至第１０図は第
６図に示す回路の動作説明図である。 １…記憶部 ２１…書き込みポインタ ２３…読み出しポインタ ２５…エラー検出回路 ２７…終了記憶回路 ２９…終了検出回路 ３１…初期化発生回路 ＃０〜＃１１…記憶要素
Claims (2)
- 【請求項１】データを順次格納して出力する複数の記憶
手段と、 隣接する前記記憶手段を指定するコードのハミング距離
を１とするコードにより第１のクロックに同期してデー
タを格納する前記記憶手段を順次循環指定する書き込み
指定手段と、 前記コードにより第２のクロックに同期してデータを読
み出す前記記憶手段を順次循環指定する読み出し指定手
段と、 隣接する前記コードの共通ビットを共通コードとしてそ
れぞれの隣接する前記記憶手段に対して前記共通コード
を設定し、前記読み出し指定手段が指定するコードと前
記書き込み指定手段が指定するコードとが同一の共通コ
ードに対応した場合にエラーを検出するエラー検出手段
と を有することを特徴とする遅延バッファ回路。 - 【請求項２】データを順次格納して出力する複数の記憶
手段と、 隣接する前記記憶手段を指定するコードのハミング距離
を１とするコードにより第１のクロックに同期してデー
タを格納する前記記憶手段を順次循環指定する書き込み
指定手段と、 前記コードにより第２のクロックに同期してデータを読
み出す前記記憶手段を順次循環指定する読み出し指定手
段と、 隣接する前記コードの共通ビットを共通コードとしてそ
れぞれの隣接する前記記憶手段に対して前記共通コード
を設定し、前記読み出し指定手段が指定するコードと前
記書き込み指定手段が指定するコードとが同一の共通コ
ードに対応した場合にエラーを検出するエラー検出手段
と、 終了信号が与えられた時にデータが格納された前記記憶
手段を指定するコードを格納し、このコードと前記読み
出し指定手段が指定するコードが同一の前記共通コード
に対応した場合に初期化を行なう初期化手段と、 初期化する直前に前記読み出し指定手段が指定したコー
ドと所定コードとの論理演算結果を初期値として前記書
き込み指定手段に設定する初期値設定手段と を有することを特徴とする遅延バッファ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031018A JPH0630053B2 (ja) | 1989-02-13 | 1989-02-13 | 遅延バッファ回路 |
| DE69030457T DE69030457T2 (de) | 1989-02-13 | 1990-02-13 | Elastische Pufferspeicher |
| EP90102798A EP0383260B1 (en) | 1989-02-13 | 1990-02-13 | Elastic buffer circuit |
| KR1019900001739A KR930001436B1 (ko) | 1989-02-13 | 1990-02-13 | 지연 버퍼회로 |
| US07/884,885 US5274647A (en) | 1989-02-13 | 1992-05-18 | Elastic buffer with error detection using a hamming distance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031018A JPH0630053B2 (ja) | 1989-02-13 | 1989-02-13 | 遅延バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02211524A JPH02211524A (ja) | 1990-08-22 |
| JPH0630053B2 true JPH0630053B2 (ja) | 1994-04-20 |
Family
ID=12319790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031018A Expired - Fee Related JPH0630053B2 (ja) | 1989-02-13 | 1989-02-13 | 遅延バッファ回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0383260B1 (ja) |
| JP (1) | JPH0630053B2 (ja) |
| KR (1) | KR930001436B1 (ja) |
| DE (1) | DE69030457T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5088061A (en) * | 1990-07-24 | 1992-02-11 | Vlsi Technology, Inc. | Routing independent circuit components |
| GB9024084D0 (en) * | 1990-11-06 | 1990-12-19 | Int Computers Ltd | First-in-first-out buffer |
| JP2800808B2 (ja) * | 1996-11-13 | 1998-09-21 | 日本電気株式会社 | 拡散符号の位相シフト回路 |
| EP0845739A1 (en) * | 1996-11-29 | 1998-06-03 | Alcatel | A method to transfer data, a transfer device realising the method, a comparator using such a transfer device and a use of such a comparator as a filling level controller of a memory means |
| TWI835417B (zh) * | 2022-11-23 | 2024-03-11 | 瑞昱半導體股份有限公司 | 電子裝置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095283A (en) * | 1976-07-02 | 1978-06-13 | International Business Machines Corporation | First in-first out memory array containing special bits for replacement addressing |
| US4556960A (en) * | 1982-12-13 | 1985-12-03 | Sperry Corporation | Address sequencer for overwrite avoidance |
| CA1266720A (en) * | 1985-09-27 | 1990-03-13 | Rasmus Nordby | Synchronizing system |
| JPS63150747A (ja) * | 1986-12-16 | 1988-06-23 | Toshiba Corp | バツフアメモリアドレス生成回路 |
-
1989
- 1989-02-13 JP JP1031018A patent/JPH0630053B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-13 KR KR1019900001739A patent/KR930001436B1/ko not_active IP Right Cessation
- 1990-02-13 EP EP90102798A patent/EP0383260B1/en not_active Expired - Lifetime
- 1990-02-13 DE DE69030457T patent/DE69030457T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0383260B1 (en) | 1997-04-16 |
| EP0383260A2 (en) | 1990-08-22 |
| EP0383260A3 (en) | 1992-04-01 |
| JPH02211524A (ja) | 1990-08-22 |
| DE69030457D1 (de) | 1997-05-22 |
| KR900013708A (ko) | 1990-09-06 |
| DE69030457T2 (de) | 1997-09-04 |
| KR930001436B1 (ko) | 1993-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2038593A (en) | Apparatus for extracting a synchronizing signal | |
| WO2009079175A2 (en) | Self-timed error correcting code evaluation system and method | |
| US6014276A (en) | Servo mark detection device | |
| AU7759787A (en) | Data input circuit with digital phase locked loop | |
| US5212690A (en) | Method of synchronizing digital data by comparing to a reference word to determine bit errors | |
| US5274647A (en) | Elastic buffer with error detection using a hamming distance circuit | |
| US4839878A (en) | Apparatus for controlling the writing of data in disk sectors | |
| JPH0630053B2 (ja) | 遅延バッファ回路 | |
| JP4012907B2 (ja) | 非同期伝送方法及びその回路 | |
| KR0148004B1 (ko) | 착오 정정장치 | |
| JPH0634298B2 (ja) | アドレス回路 | |
| US6774826B2 (en) | Synchronization code recovery circuit and method | |
| US5386220A (en) | Digital display value adjusting device | |
| JP2891592B2 (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| US6163423A (en) | Synchronizing signal detector for magnetic recording/reproducing apparatus and synchronizing signal detecting method thereof | |
| KR880012030A (ko) | 데이타 수신장치 | |
| JPS6340509B2 (ja) | ||
| CN118016115A (zh) | 时钟数据回复电路模块、存储器存储装置及信号校正方法 | |
| JP2570982B2 (ja) | 位相検出回路 | |
| KR20010063015A (ko) | 전압 레벨 검출 회로 | |
| SU1172052A1 (ru) | Устройство дл синхронизации по циклам | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JPS59221046A (ja) | 同期語検出回路 | |
| JP2001016190A (ja) | デジタルデータ処理装置 | |
| JPH0772178A (ja) | ロジックアナライザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |