JPH0277942A - 記憶装置とマイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、読み出し時にアドレスに該当する記憶領域が
存在しない場合も予め決められた値を出力する記憶装置
に関するものである。

従来の技術 従来の記憶装置は、連続したアドレス付けが行われた記
憶領域を持ち、読み出し時にアドレスに該当する記憶領
域に格納されたデータを出力している。

発明が解決しようとする課題 しかしながら上記のような構成では、第３図に示すよう
に、プログラムを機能単位に分割した機能ブロックとし
て格納し機能ブロック間にアドレスの隙間が存在するよ
うな場合、空きの領域が無駄になるということと、プロ
グラムの暴走等で空き領域にアクセスした場合、記憶装
置の初期値によって出力データが異なるという問題点を
有していた。

本発明はかかる点に鑑み、アドレスの隙間を効率的に扱
い、プログラム格納領域以外にアクセスした場合も同一
のデータを出力する記憶装置を提供することを目的とす
る。

課題を解決するための手段 本発明はアドレス付けされた記憶領域と、アドレスを入
力し該当する記憶領域に対して選択信号を出力するアド
レス解釈部を備えた記憶装置であ作　　　用 本発明は前記した構成により、実装しているアドレスが
入力されると、対応する記憶領域が選択されて出力され
るが、実装していないアドレスが入力されると、どの記
憶領域も選択されないため入力アドレスによらず同一の
データが出力される。

実施例 第１図は本発明の一実施例における記憶装置のブロック
図を示すものである。第１図において、１０はワード単
位にアドレス付けされた記憶領域、１１はアドレスを入
力し該当する記憶領域１０のワードに対して選択信号１
２を発生させるアドレス解釈部である。

以上のように構成された本実施例の記憶装置について、
以下その動作を説明する。

入力されたアドレスがアドレス解釈部１１に登録されて
いるアドレスであれば、対応する記憶領域１０のワード
に対して選択信号１２を出力し外部に出力すべきデータ
を選択する。逆に、入力されたアドレスがアドレス解釈
部１１に登録されていないアドレスであれば、選択信号
１２は活性化しないため、記憶領域１０のどのワードも
選択されず予め決められた値（デフォルト値）が出力さ
れる。

以上のように本実施例によれば、実装するアドレスの分
だけ記憶領域１０、アドレス解釈部１１及び選択信号１
２を設けることにより、記憶装置の容量を節約すること
ができる。

第２図は本発明の一実施例におけるマイクロプログラム
制御装置のブロック図である。同図において、２０は制
御記憶で複数のマイクロ命令列より成るマイクロプログ
ラムを機能単位に分割した機能ブロックを格納したもの
であり、第１図の記憶装置の構成と同様なものである。

２１はマクロ命令を解読しマクロ命令に従って機能ブロ
ックの先頭アドレスを順次発生するマクロ命令解読器、
２２はセレクタでマクロ命令解読器からの先頭アドレス
を第１の入力とし後記するマイクロ命令解読器からの分
岐アドレスを第２の入力とする。２３は制御記憶２０に
対してアドレスを与えるアドレスレジスタ（ＣＭＡＲ）
、２４はＣＭＡＲ２３の内容を更新するインクリメンタ
、２５は制御記憶２０からのマイクロ命令を格納するデ
ータレジスタ（ＣＭＤＲ）、２６はＣＭＤＲ２５に格納
されたマイクロ命令を解読し各種の制御信号を発生する
マイクロ命令解読器である。

以上のように構成された本発明の一実施例におけるマイ
クロプログラム制御装置について、以下その動作を説明
する。

正しいマクロ命令が入力されると、マクロ命令解読器２
１は実行すべき機能ブロックの先頭アドレスを出力する
。そのアドレスはＣＭＡＲ２３に格納され、制御記憶２
０は対応するマイクロ命令をＣＭＤＲ２５に出力する。

マイクロ命令解読器２６は、ＣＭＤＲ２５に格納された
マイクロ命令が分岐命令の場合は、セレクタ２２に対し
て分岐先のアドレス（ＡＤＲ）を出力し、機能ブロック
の最終命令の場合は、セレクタ２２に対してマクロ命令
解読器から次に実行すべき機能ブロックの先頭アドレス
を格納するように制御する。その他の命令の場合はセレ
クタ２２はＣＭＡＲ２３の値を”＋１′′シた値をＣＭ
ＡＲ２３に出力する。

未定義のマクロ命令が入力されると、マクロ命令解読器
２１は実行すべき機能ブロックの先頭アドレスが正しく
出力できない。そのアドレスはＣＭＡＲ２３に格納され
、制御記憶２０は対応するマイクロ命令が存在しない場
合ＣＭＤＲ２５に論理″０”を出力する。マイクロ命令
解読器２６は、ＣＭＤＲ２５に格納されたマイクロ命令
を”Ｏ”番地への分岐命令のと解釈し、セレクタ２２に
対して分岐先のアドレス゛０″を出力する。

以上のように本実施例によれば、実装されていない領域
にアクセスした場合の出力を論理”０”とし、論理゛０
”を“′０”番地への分岐命令のコードに割当てること
により、未定義命令の例外処理に簡単に対処できる。

なお、マイクロ命令制御装置の一実施例においてデフォ
ルト値は論理″０”としたが、特定の番地に分岐できる
命令コード割当てられれば効果は同じである。

また、論理′”Ｏ１１を”′０”番地への分岐命令とし
た場合、制御記憶２０の”０′′番地に未定義命令の例
外処理プログラムの先頭を格納しておくことは言うまで
もない。

発明の詳細 な説明したように、本発明によれば記憶装置のデフォル
トの値を積極的に使用することで、未定義命令等の例外
処理を簡単化でき、マイクロプログラミングの容易さが
得られ、プログラムの機能向上を図ることが出来る。さ
らに記憶領域の実装も効率よく行うことができ、その実
用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における記憶装置のブロック
図、第２図は他の発明の一実施例におけるマイクロ命令
制御装置のブロック図、第３図は従来の記憶装置のブロ
ック図である。 １０・・・記憶領域、１１・・・アドレス解釈部、１２
・・・選択信号、 ２０・・・制御記憶、２１マクロ命令解読器、２３・・
・アドレスレジスタ（ＣＭＡＲ）、２５・・・データレ
ジスタ（ＣＭＤＲ）、２６・・・マイクロ命令解読器。 代理人の氏名　弁理士　栗野重孝　ほか１名第１図 データ 第２図 第３図 アドレス

Claims (4)

【特許請求の範囲】
1. （１）ワード単位にアドレス付けされた記憶領域と、ア
   ドレスを入力し該当する記憶領域に対して選択信号を出
   力するアドレス解釈部を備え、読み出し時に該当する記
   憶領域が存在する場合は、その記憶領域に格納されてい
   るデータを出力し、該当する記憶領域が存在しない場合
   は、予め決められた値を出力することを特徴とする記憶
   装置。
2. （２）複数のマイクロ命令列より成るマイクロプログラ
   ムを機能単位に分割した機能ブロックと、各機能ブロッ
   クを格納する制御記憶と、前記制御記憶からの出力を格
   納するデータレジスタと、前記マイクロ命令を解読し分
   岐命令の場合分岐先アドレスを出力するマイクロ命令解
   読器と、マクロ命令に従って機能ブロックの先頭アドレ
   スを順次発生するマクロ命令解読器と、前記マクロ命令
   解読器からの先頭アドレスを第１の入力とし前記マイク
   ロ命令解読器からの分岐アドレスを第２の入力とし前記
   制御記憶に対するアドレスを出力するアドレスレジスタ
   とを備え、前記制御記憶は、請求項１記載の記憶装置で
   あることを特徴とするマイクロプログラム制御装置。
3. （３）前記予め決められた値は論理“０”であり、論理
   “０”のマイクロ命令は“０”番地への分岐命令である
   ことを特徴とする請求項２記載のマイクロプログラム制
   御装置。
4. （４）前記制御記憶の“０”番地には未定義命令処理用
   のマイクロプログラムの先頭命令が格納されている特徴
   とする請求項３記載のマイクロプログラム制御装置。