JPH0368041A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0368041A JPH0368041A JP1205210A JP20521089A JPH0368041A JP H0368041 A JPH0368041 A JP H0368041A JP 1205210 A JP1205210 A JP 1205210A JP 20521089 A JP20521089 A JP 20521089A JP H0368041 A JPH0368041 A JP H0368041A
- Authority
- JP
- Japan
- Prior art keywords
- address
- error
- register
- held
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置に関し、特にマイクロプログラ
ム制御方式のデータ処理装置のエラー情報の表示方法に
関する。
ム制御方式のデータ処理装置のエラー情報の表示方法に
関する。
従来技術
従来、この種のデータ処理装置においては、マイクロプ
ログラムによりエラーの検出を行っており、このマイク
ロプログラムがエラーを検出した場合、検出したエラー
が重大な障害と判断すると、装置を動作不能として停止
するようになっていた。
ログラムによりエラーの検出を行っており、このマイク
ロプログラムがエラーを検出した場合、検出したエラー
が重大な障害と判断すると、装置を動作不能として停止
するようになっていた。
この場合、エラーの内容が異なっていても、停止アドレ
スが同一アドレスであることが多いため、エラーの内容
毎に停止アドレスを変えられるようにすることにより、
そのエラーの内容が表示可能となっていた。
スが同一アドレスであることが多いため、エラーの内容
毎に停止アドレスを変えられるようにすることにより、
そのエラーの内容が表示可能となっていた。
このような従来のデータ処理装置では、エラーの内容毎
に停止アドレスを変えられるようにすることにより、そ
のエラーの内容が表示可能となっていたので、エラーの
内容毎に停止アドレスを変えるとエラーの内容に応じて
停止アドレスの数が増えるため、マイクロプログラム数
が増加するという欠点がある。
に停止アドレスを変えられるようにすることにより、そ
のエラーの内容が表示可能となっていたので、エラーの
内容毎に停止アドレスを変えるとエラーの内容に応じて
停止アドレスの数が増えるため、マイクロプログラム数
が増加するという欠点がある。
特に、１つのエラー表示には幾つかの条件別の詳細エラ
ーをまとめて表示していることが多く、これら条件別の
詳細エラー各々に細分化して停、止アドレスを設定する
となると、マイクロプログラムの数がさらに多くなるの
で、合理的ではない。
ーをまとめて表示していることが多く、これら条件別の
詳細エラー各々に細分化して停、止アドレスを設定する
となると、マイクロプログラムの数がさらに多くなるの
で、合理的ではない。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、マイクロプログラムの数を増加させるこ
となく、条件別の詳細エラーを表示することができるデ
ータ処理装置の提供を目的とする。
されたもので、マイクロプログラムの数を増加させるこ
となく、条件別の詳細エラーを表示することができるデ
ータ処理装置の提供を目的とする。
発明の構成
本発明によるデータ処理装置は、障害発生時のアドレス
を保持する第１のアドレス保持手段と、前記第１のアド
レス保持手段に保持されたアドレスの１つ前のアドレス
を保持する第２のアドレス保持手段と、前記障害発生時
の詳細な障害情報を保持する障害情報保持手段と、前記
第１および前記第２のアドレス保持手段に保持されたア
ドレスと前記障害情報保持手段に保持された前記詳細な
障害情報とからコード化した障害原因情報を作成する作
成手段と、前記作成手段によって作成された前記障害原
因情報を保持し、診断装置から読出し自在な障害原因情
報保持手段とを設けたことを特徴とする。
を保持する第１のアドレス保持手段と、前記第１のアド
レス保持手段に保持されたアドレスの１つ前のアドレス
を保持する第２のアドレス保持手段と、前記障害発生時
の詳細な障害情報を保持する障害情報保持手段と、前記
第１および前記第２のアドレス保持手段に保持されたア
ドレスと前記障害情報保持手段に保持された前記詳細な
障害情報とからコード化した障害原因情報を作成する作
成手段と、前記作成手段によって作成された前記障害原
因情報を保持し、診断装置から読出し自在な障害原因情
報保持手段とを設けたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る、図において、データ処理装置１ではコントロールス
トア（Ｃ９）１１に格納されたマイクロプログラムによ
りマイクロプロセッサ（μＰＣ）１２が処理動作を行っ
ている。
る、図において、データ処理装置１ではコントロールス
トア（Ｃ９）１１に格納されたマイクロプログラムによ
りマイクロプロセッサ（μＰＣ）１２が処理動作を行っ
ている。
マイクロプログラムアドレスレジスタ（ＡＲ）（以下ア
ドレスレジスタとする）１３にはマイクロプロセッサ１
２で現在勤作中のマイクロプログラムアドレスが保持さ
れ、アドレスレジスタ１４にはアドレスレジスタ１３に
保持されたマイクロプログラムアドレスの１つ前のマイ
クロプログラムアドレスが保持される。
ドレスレジスタとする）１３にはマイクロプロセッサ１
２で現在勤作中のマイクロプログラムアドレスが保持さ
れ、アドレスレジスタ１４にはアドレスレジスタ１３に
保持されたマイクロプログラムアドレスの１つ前のマイ
クロプログラムアドレスが保持される。
すなわち、アドレスレジスタ１４にはマイクロプロセッ
サ１２で現在勤作中のマイクロプログラムアドレスの１
つ前のマイクロプログラムアドレスが保持されているこ
とになる。また、アドレスレジスタ１３に停止アドレス
が保持されたときにはその停止アドレスにジャンプした
ときのアドレスがアドレスレジスタ１４に保持される。
サ１２で現在勤作中のマイクロプログラムアドレスの１
つ前のマイクロプログラムアドレスが保持されているこ
とになる。また、アドレスレジスタ１３に停止アドレス
が保持されたときにはその停止アドレスにジャンプした
ときのアドレスがアドレスレジスタ１４に保持される。
エラー要因レジスタ（ＥＲ）１５−ｆ（ｉ＝１゜２、・
・・・・・、ｎ）には装置内の各種検出回路（図示せず
）からのエラー検出信号が入力されており、それら検出
回路各々に対応するフリップフロップから構成されてい
る。
・・・・・、ｎ）には装置内の各種検出回路（図示せず
）からのエラー検出信号が入力されており、それら検出
回路各々に対応するフリップフロップから構成されてい
る。
すなわち、エラー要因レジスタ１５−１には装置内で発
生したエラーの詳細なエラー情報がセットされ、これら
エラー要因レジスタ１５−１の詳細なエラー情報の内容
によってマイクロプロセッサ１２に割込みをかけること
により、重大な障害の場合にはマイクロプロセッサ１２
の動作を停止することができる。
生したエラーの詳細なエラー情報がセットされ、これら
エラー要因レジスタ１５−１の詳細なエラー情報の内容
によってマイクロプロセッサ１２に割込みをかけること
により、重大な障害の場合にはマイクロプロセッサ１２
の動作を停止することができる。
デコーダ（ＤＥＣ）１６はアドレスレジスタ１３．１４
各々に保持されたマイクロプログラムアドレスと、各エ
ラー要因レジスタ１５−１からの詳細なエラー情報とに
よりエラー条件を判断し、そのエラー条件をコード化し
てエラー条件レジスタ（ＳＦＲ）１７に出力する。
各々に保持されたマイクロプログラムアドレスと、各エ
ラー要因レジスタ１５−１からの詳細なエラー情報とに
よりエラー条件を判断し、そのエラー条件をコード化し
てエラー条件レジスタ（ＳＦＲ）１７に出力する。
ここで、本発明の一実施例では停止アドレスおよびジャ
ンプアドレスと、詳細なエラー情報とに対応付けてコー
ド化したエラー条件を予め格納するアレイでデコーダ１
６を構成し、そのアレイをアドレスレジスタ１３．１４
からのマイクロプログラムアドレスと、各エラー要因レ
ジスタ１５−１からの詳細なエラー情報とによりアクセ
スしてコード化したエラー条件を出力するようにしてい
る。
ンプアドレスと、詳細なエラー情報とに対応付けてコー
ド化したエラー条件を予め格納するアレイでデコーダ１
６を構成し、そのアレイをアドレスレジスタ１３．１４
からのマイクロプログラムアドレスと、各エラー要因レ
ジスタ１５−１からの詳細なエラー情報とによりアクセ
スしてコード化したエラー条件を出力するようにしてい
る。
エラー条件レジスタ１７はデコーダ１６からのコード化
したエラー条件を格納し、このコード化したエラー条件
はスキャンバス１００を介して診断プロセッサ（ＤＧＰ
）２によって読出される。
したエラー条件を格納し、このコード化したエラー条件
はスキャンバス１００を介して診断プロセッサ（ＤＧＰ
）２によって読出される。
診断プロセッサ２はスキャンバス１００によってエラー
条件レジスタ１７から読出したコード化したエラー条件
を図示せぬパネルに表示したり、あるいは回線（図示せ
ず）を介して保守者に伝達する。
条件レジスタ１７から読出したコード化したエラー条件
を図示せぬパネルに表示したり、あるいは回線（図示せ
ず）を介して保守者に伝達する。
次に、第１図を用いて本発明の一実施例の動作について
説明する。
説明する。
データ処理装置１においてエラーが検出されると、すな
わちエラー要因レジスタ１５−■に装置内の検出回路か
らのエラー検出信号がセットされ、エラー要因レジスタ
１５−１からの出力信号によりマイクロプロセッサ１２
に割込みがかけられると、マイクロプロセッサ１２にお
いてマイクロプログラムによるエラーチエツクが行われ
る。
わちエラー要因レジスタ１５−■に装置内の検出回路か
らのエラー検出信号がセットされ、エラー要因レジスタ
１５−１からの出力信号によりマイクロプロセッサ１２
に割込みがかけられると、マイクロプロセッサ１２にお
いてマイクロプログラムによるエラーチエツクが行われ
る。
このマイクロプログラムによりエラーと判定されると、
マイクロプロセッサ１２はマイクロプログラムの処理を
停止する。
マイクロプロセッサ１２はマイクロプログラムの処理を
停止する。
通常、マイクロプログラムによるエラー判定では幾つか
のエラーがまとめて示されることがあるため、すなわち
装置内の複数の検出回路で検出されたエラーがまとめて
示されることがあるため、本発明の一実施例ではアドレ
スレジスタ１３に保持された停止アドレスと、アドレス
レジスタ１４に保持されたジャンプアドレスと、エラー
要因レジスタ１５−Ｉに保持された詳細なエラー情報と
によりデコーダ１６で詳細なエラー条件をコード化して
エラー条件レジスタ１７に出力する。
のエラーがまとめて示されることがあるため、すなわち
装置内の複数の検出回路で検出されたエラーがまとめて
示されることがあるため、本発明の一実施例ではアドレ
スレジスタ１３に保持された停止アドレスと、アドレス
レジスタ１４に保持されたジャンプアドレスと、エラー
要因レジスタ１５−Ｉに保持された詳細なエラー情報と
によりデコーダ１６で詳細なエラー条件をコード化して
エラー条件レジスタ１７に出力する。
これにより、診断プロセッサ２はスキャンバス１００を
介してエラー条件レジスタ１７からコード化された詳細
なエラー条件を読出し、パネルに表示したり、あるいは
保守者に伝達する。
介してエラー条件レジスタ１７からコード化された詳細
なエラー条件を読出し、パネルに表示したり、あるいは
保守者に伝達する。
このように、エラーが検出されたときの停止アドレスを
アドレスレジスタ１３に保持するとともに、その停止ア
ドレスにジャンプしてくるときのアドレスをアドレスレ
ジスタ１４に保持し、これらアドレスレジスタ１３．１
４のアドレスと、エラー要因レジスタ１５−１に保持さ
れた詳細なエラー情報とからデコーダ１６で詳細なエラ
ー条件をコード化してエラー条件レジスタ１７に格納し
、このエラー条件レジスタ１７からコード化された詳細
なエラー条件をスキャンバス１００を介して診断プロセ
ッサ２が読出すようにすることによって、エラーが検出
されてマイクロプロセッサ１２の処理動作が停止したと
きに、その詳細なエラー条件を容易に表示あるいは伝達
することができる。
アドレスレジスタ１３に保持するとともに、その停止ア
ドレスにジャンプしてくるときのアドレスをアドレスレ
ジスタ１４に保持し、これらアドレスレジスタ１３．１
４のアドレスと、エラー要因レジスタ１５−１に保持さ
れた詳細なエラー情報とからデコーダ１６で詳細なエラ
ー条件をコード化してエラー条件レジスタ１７に格納し
、このエラー条件レジスタ１７からコード化された詳細
なエラー条件をスキャンバス１００を介して診断プロセ
ッサ２が読出すようにすることによって、エラーが検出
されてマイクロプロセッサ１２の処理動作が停止したと
きに、その詳細なエラー条件を容易に表示あるいは伝達
することができる。
発明の詳細
な説明したように本発明によれば、障害発生時のアドレ
スと、該アドレスの１つ前のアドレスと、障害発生時の
詳細な障害情報とからコード化した障害原因情報を作成
して保持し、この保持された障害原因情報を診断装置に
より読出すようにすることによって、マイクロプログラ
ムの数を増加させることなく、条件別の詳細エラーを表
示することができるという効果がある。
スと、該アドレスの１つ前のアドレスと、障害発生時の
詳細な障害情報とからコード化した障害原因情報を作成
して保持し、この保持された障害原因情報を診断装置に
より読出すようにすることによって、マイクロプログラ
ムの数を増加させることなく、条件別の詳細エラーを表
示することができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・データ処理装置 ２・・・・・・診断プロセッサ １２・・・・・・マイクロプロセッサ １３．１４・・・・・・マイクロプログラムアドレスレ
ジスタ １５−１〜１５−ｎ・・・・・・エラー要因レジスタ１
６・・・・・・デコーダ １７・・・・・・エラー条件レジスタ
る。 主要部分の符号の説明 １・・・・・・データ処理装置 ２・・・・・・診断プロセッサ １２・・・・・・マイクロプロセッサ １３．１４・・・・・・マイクロプログラムアドレスレ
ジスタ １５−１〜１５−ｎ・・・・・・エラー要因レジスタ１
６・・・・・・デコーダ １７・・・・・・エラー条件レジスタ
Claims (1)
- （１）障害発生時のアドレスを保持する第１のアドレス
保持手段と、前記第１のアドレス保持手段に保持された
アドレスの１つ前のアドレスを保持する第２のアドレス
保持手段と、前記障害発生時の詳細な障害情報を保持す
る障害情報保持手段と、前記第１および前記第２のアド
レス保持手段に保持されたアドレスと前記障害情報保持
手段に保持された前記詳細な障害情報とからコード化し
た障害原因情報を作成する作成手段と、前記作成手段に
よって作成された前記障害原因情報を保持し、診断装置
から読出し自在な障害原因情報保持手段とを設けたこと
を特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205210A JPH0368041A (ja) | 1989-08-08 | 1989-08-08 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1205210A JPH0368041A (ja) | 1989-08-08 | 1989-08-08 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368041A true JPH0368041A (ja) | 1991-03-25 |
Family
ID=16503225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1205210A Pending JPH0368041A (ja) | 1989-08-08 | 1989-08-08 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017191375A (ja) * | 2016-04-11 | 2017-10-19 | 株式会社デンソー | 制御装置 |
-
1989
- 1989-08-08 JP JP1205210A patent/JPH0368041A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017191375A (ja) * | 2016-04-11 | 2017-10-19 | 株式会社デンソー | 制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3577190A (en) | Apparatus in a digital computer for allowing the skipping of predetermined instructions in a sequence of instructions, in response to the occurrence of certain conditions | |
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| US4231089A (en) | Data processing system with apparatus for correcting microinstruction errors | |
| JPH0368041A (ja) | データ処理装置 | |
| JP2001331342A (ja) | 情報処理装置のエラー表示方法、及びそのプログラムを記録した記録媒体 | |
| JP3025504B2 (ja) | 情報処理装置 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPH0255816B2 (ja) | ||
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP2797674B2 (ja) | 初期設定方式 | |
| JP2508327B2 (ja) | 情報処理装置の障害検出方法及びその装置 | |
| JPH04271430A (ja) | データバッファ装置 | |
| JPH05158808A (ja) | マイクロプログラム制御装置 | |
| JPS61221937A (ja) | 例外事象検出方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS6319048A (ja) | 情報処理装置の実装状態検出方式 | |
| JPH0253143A (ja) | 擬似障害発生システム | |
| JPH08110877A (ja) | Ｒｏｍ内容のコピー方式 | |
| JPH011041A (ja) | 障害早期検出方式 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPS629937B2 (ja) | ||
| JPH04342032A (ja) | 中央処理装置および方法 | |
| JPS61279950A (ja) | デバツク装置 | |
| JP2001350645A (ja) | 計算機システム | |
| EP0610856A1 (en) | Error recovery mechanism for software visible registers in computer systems |