JPS6364139A - メモリダンプ制御方式 - Google Patents
メモリダンプ制御方式Info
- Publication number
- JPS6364139A JPS6364139A JP61208999A JP20899986A JPS6364139A JP S6364139 A JPS6364139 A JP S6364139A JP 61208999 A JP61208999 A JP 61208999A JP 20899986 A JP20899986 A JP 20899986A JP S6364139 A JPS6364139 A JP S6364139A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- routine
- memory dump
- dumping
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 16
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 238000003745 diagnosis Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリダンプ制御方式、特にデータ処理システ
ムにおけるメモリダンプ制御方式に関する。
ムにおけるメモリダンプ制御方式に関する。
従来この種のメモリダンプルーチンは読出し専用メモリ
または主メモリに収容される。しかしながらデータ処理
システムの拡張性と共にメモリダンプルーチンも拡張性
を増して主メモリに収容されることが多い。たとえば異
なる機能のＩ１０制御プロセッサのローカルメモリの内
容をデータ処理システムの外部記憶装置に記録したシす
るようなメモリダンプルーチンは主メモリに収容されて
いる。
または主メモリに収容される。しかしながらデータ処理
システムの拡張性と共にメモリダンプルーチンも拡張性
を増して主メモリに収容されることが多い。たとえば異
なる機能のＩ１０制御プロセッサのローカルメモリの内
容をデータ処理システムの外部記憶装置に記録したシす
るようなメモリダンプルーチンは主メモリに収容されて
いる。
上述したように主メモリに収容されたメモリダンプルー
チンを使用するメモリダンプ制御方式ではメモリダンプ
ルーチンの一部がプログラムのバグ等で破壊された場合
でも、それ江気付かないまま実行している。したがって
メモリダンプが実行できない原因が主メモリ上のメモリ
ダンプルーチンが破壊された事によるのか、または他に
よるものか判定できないという欠点がある。
チンを使用するメモリダンプ制御方式ではメモリダンプ
ルーチンの一部がプログラムのバグ等で破壊された場合
でも、それ江気付かないまま実行している。したがって
メモリダンプが実行できない原因が主メモリ上のメモリ
ダンプルーチンが破壊された事によるのか、または他に
よるものか判定できないという欠点がある。
故に本発明が解決しようとする問題点、換言すれば本発
明の目的は主メモ９ Ｋ収容されたメモリダンプルーチ
ンを使用する前にその正当性を検証することによって上
記の欠点を回避したメモリダンプ制御方式を提供するこ
とにある。
明の目的は主メモ９ Ｋ収容されたメモリダンプルーチ
ンを使用する前にその正当性を検証することによって上
記の欠点を回避したメモリダンプ制御方式を提供するこ
とにある。
本発明のメモリダンプ制御方式は、主メモリと外部記憶
装置とを有するデータ処理システムのメモリダンプ制御
方式において、メモリダンプ処理を起動する第一の手段
と、前記主メモリに収容した第一のメモリダンプルーチ
ンの正当性を調べる診断回路と、前記診断回路の診断結
果を判定する第二の手段と、基本的な第二のメモリダン
プルーチンを収容した読出し専用メモリとを備え、前記
第二の手段が前記診断結果を正当であると判定したとき
には前記第一のメモリダンプルーチンを実行し、前記第
二の手段が前記診断結果を異常であると判定したときに
は前記第二のメモリダンプルーチンを実行するようにし
て実現される。
装置とを有するデータ処理システムのメモリダンプ制御
方式において、メモリダンプ処理を起動する第一の手段
と、前記主メモリに収容した第一のメモリダンプルーチ
ンの正当性を調べる診断回路と、前記診断回路の診断結
果を判定する第二の手段と、基本的な第二のメモリダン
プルーチンを収容した読出し専用メモリとを備え、前記
第二の手段が前記診断結果を正当であると判定したとき
には前記第一のメモリダンプルーチンを実行し、前記第
二の手段が前記診断結果を異常であると判定したときに
は前記第二のメモリダンプルーチンを実行するようにし
て実現される。
以下、本発明によるメモリダンプ制御方式について図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の一実施例を示すブロック図でおる。同
図においてメモリダンプ制御方式は主メモリ１と、外部
記憶装置２と、診断回路３と、読出し専用メモリ４と、
これらを相互に接続するデータバス５とを有して構成さ
れ、さらにスイッチ１１、割込発生回路１２、およびＩ
１０制御プロセッサ２１を含んでいる。
図においてメモリダンプ制御方式は主メモリ１と、外部
記憶装置２と、診断回路３と、読出し専用メモリ４と、
これらを相互に接続するデータバス５とを有して構成さ
れ、さらにスイッチ１１、割込発生回路１２、およびＩ
１０制御プロセッサ２１を含んでいる。
メモリダンプ制御方式の処理手順は読出し専用メモリ４
に収容されておシ、スイッチ１１によって起動される割
込発生回路１２が送出する割込みアドレスに従って動作
を開始する。第２図にメモリダンプ制御方式の流れ図金
示す。
に収容されておシ、スイッチ１１によって起動される割
込発生回路１２が送出する割込みアドレスに従って動作
を開始する。第２図にメモリダンプ制御方式の流れ図金
示す。
つぎに第１図および第２図を参照しながらメモリダンプ
制御方式の動作を説明する。
制御方式の動作を説明する。
最初にスイッチ１１によシ割込発生回路１２で生成され
る割込アドレスに従って読出し専用メモリ４に収容され
ているマイクロ命令の実行を開始する。前記マイクロ命
令は診断回路３を動作させ主メモリ１に収容されている
メモリダンプルーチンの正当性を診断する（ステップ５
１および５２）。
る割込アドレスに従って読出し専用メモリ４に収容され
ているマイクロ命令の実行を開始する。前記マイクロ命
令は診断回路３を動作させ主メモリ１に収容されている
メモリダンプルーチンの正当性を診断する（ステップ５
１および５２）。
その結果、主メモリ１上に収容されているメモリダンプ
ルーチンが破壊されていなければ主メモリ１上のメモリ
ダンプルーチンへブランチ（ステップ５３ ） Ｌ、外
部記憶装置２へ主メモリ上のメモリダンプルーチンは破
壊されていないマークと主メモリ１のデータを出力する
。続いてＩ１０制御プロセッサ２１上のローカルメモリ
２２に収容されているデータ＝ｔＩ１０制御プロセッサ
毎に定められた特定のコマンドのやりとりを行い主メモ
リＩＫ移送する。そしてさらに主メモリ１から外部記憶
装置２へ送出する。このよりにしてローカルメモリ２２
の内容を外部記憶装置２へ出力完了してメモリダンプを
終了する。
ルーチンが破壊されていなければ主メモリ１上のメモリ
ダンプルーチンへブランチ（ステップ５３ ） Ｌ、外
部記憶装置２へ主メモリ上のメモリダンプルーチンは破
壊されていないマークと主メモリ１のデータを出力する
。続いてＩ１０制御プロセッサ２１上のローカルメモリ
２２に収容されているデータ＝ｔＩ１０制御プロセッサ
毎に定められた特定のコマンドのやりとりを行い主メモ
リＩＫ移送する。そしてさらに主メモリ１から外部記憶
装置２へ送出する。このよりにしてローカルメモリ２２
の内容を外部記憶装置２へ出力完了してメモリダンプを
終了する。
一方診断回路３の診断の結果、主メモリ１上に収容され
ているメモリダンプルーチンが破壊されている場合は読
出し専用メモリ４上に収容されているメモリダンプルー
チンへブランチし、外部記憶装置２へ主メモリ１上のメ
モリダンプルーチンが破壊されているマークと主メモリ
１のデータを出力してメモリダンプを完了する（ステッ
プ５４および５５）。
ているメモリダンプルーチンが破壊されている場合は読
出し専用メモリ４上に収容されているメモリダンプルー
チンへブランチし、外部記憶装置２へ主メモリ１上のメ
モリダンプルーチンが破壊されているマークと主メモリ
１のデータを出力してメモリダンプを完了する（ステッ
プ５４および５５）。
以上説明した様に本発明は最低限障害解析に必要なメモ
リダンプを確実に実行し、かつ主メモリ上のメモリダン
プルーチンが破壊された事が原因で拡張メモリダンプ機
能が実行できない事を通知できる。そして主メモリ上の
メモリダンプルーチンが破壊された場合でも破壊された
データについては読出し専用メモリ上のメモリダンプル
ーチンによって出力されたデータを分析できるので、障
害の原因分析を行う事ができるという効果がある。
リダンプを確実に実行し、かつ主メモリ上のメモリダン
プルーチンが破壊された事が原因で拡張メモリダンプ機
能が実行できない事を通知できる。そして主メモリ上の
メモリダンプルーチンが破壊された場合でも破壊された
データについては読出し専用メモリ上のメモリダンプル
ーチンによって出力されたデータを分析できるので、障
害の原因分析を行う事ができるという効果がある。
第１図は本発明によるメモリダンプ制御方式の一実施例
を示すブロック図、第２図はメモリダンプ制御方式の動
作手順を示す流れ図である。 １・・・主メモリ、２・・・外部記憶装置、３・・・診
断回路、４・・・読出し専用メモリ、訃・・データノく
ス。
を示すブロック図、第２図はメモリダンプ制御方式の動
作手順を示す流れ図である。 １・・・主メモリ、２・・・外部記憶装置、３・・・診
断回路、４・・・読出し専用メモリ、訃・・データノく
ス。
Claims (1)
- 主メモリと外部記憶装置とを有するデータ処理システム
のメモリダンプ制御方式において、メモリダンプ処理を
起動する第一の手段と、前記主メモリに収容した第一の
メモリダンプルーチンの正当性を調べる診断回路と、前
記診断回路の診断結果を判定する第二の手段と、基本的
な第二のメモリダンプルーチンを収容した読出し専用メ
モリとを備え、前記第二の手段が前記診断結果を正当で
あると判定したときには前記第一のメモリダンプルーチ
ンを実行し、前記第二の手段が前記診断結果を異常であ
ると判定したときには前記第二のメモリダンプルーチン
を実行することを特徴とするメモリダンプ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208999A JPS6364139A (ja) | 1986-09-04 | 1986-09-04 | メモリダンプ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208999A JPS6364139A (ja) | 1986-09-04 | 1986-09-04 | メモリダンプ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364139A true JPS6364139A (ja) | 1988-03-22 |
Family
ID=16565629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208999A Pending JPS6364139A (ja) | 1986-09-04 | 1986-09-04 | メモリダンプ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015036944A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 状態情報記録装置及びプログラム |
-
1986
- 1986-09-04 JP JP61208999A patent/JPS6364139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015036944A (ja) * | 2013-08-15 | 2015-02-23 | 富士ゼロックス株式会社 | 状態情報記録装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6364139A (ja) | メモリダンプ制御方式 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPS599304Y2 (ja) | 入出力装置診断装置 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JP2979553B2 (ja) | 障害診断方式 | |
| JP2697230B2 (ja) | デバッグ支援装置 | |
| JPH02115951A (ja) | 高級言語プログラム保守デバッグ方式 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS592585Y2 (ja) | デ−タ処理装置 | |
| JP2642334B2 (ja) | デジタル形保護継電装置 | |
| KR100258094B1 (ko) | 칠에서의 프로시져/프로세스 호출시 매개변수의 모드 검사방법 | |
| JPS61204748A (ja) | プログラムトレ−ス方式 | |
| JPS60263232A (ja) | マイクロ診断方式 | |
| JP2000298599A (ja) | 交換ソフトウェアの自動試験システム | |
| JPH05204680A (ja) | 情報処理装置の誤動作防止方式 | |
| JPH01276249A (ja) | ログアウト制御方式 | |
| JPS60254251A (ja) | デバツク方式 | |
| JPH01213724A (ja) | 電子計算機回路の試験方法 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPS6326416B2 (ja) | ||
| JPH0244432A (ja) | 電子計算機制御方式 | |
| JPH0778758B2 (ja) | マイクロコンピュータ装置 | |
| JPH064499A (ja) | プロセッサ診断方式 |