JPH04320545A - メモリアクセス監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータシステ
ムにおけるメモリアクセス監視方式に関する。

【０００２】

【従来の技術】従来、メモリアクセスに対する監視処理
は、中央処理装置とメモリ間のデータ転送を行うバスに
直結された専用のプロセッサにより行われていた。この
場合、その専用のプロセッサは中央処理装置と同期して
動作し、バス上を転送されるアドレスが予め指定された
アドレス値の際に中央処理装置のクロックを停止して監
視処理を行なう構成であった。この監視処理では、プロ
グラムの実行監視、データ参照の監視、境界外データ参
照の監視等が行われる。

【０００３】しかしながら、このように中央処理装置と
専用プロセッサが連動した形態で構成されていると、監
視対象のアドレス検出のためにバス上を流れる実際のア
ドレスを調べる必要があり、また監視処理では中央処理
装置が停止されることになるので、監視対象となるアド
レスに制限が生じ、通常は１個のアドレスしか監視対象
とすることができなかった。

【０００４】例えば、プログラム開発時にはそのプログ
ラムの実行監視作業のチェック箇所として複数のメモリ
アドレスが選定され、そのメモリアドレス毎にプログラ
ムの実行監視を行なう必要がある。この場合、前述のよ
うに監視対象となるアドレスの数に制限があると、プロ
グラムの実行監視処理の効率が低下されるという不具合
を招くことになる。

【０００５】

【発明が解決しようとする課題】従来では、中央処理装
置と専用プロセッサが連動した形態で構成されているた
め、監視対象となるアドレスに制限が生じる欠点があっ
た。

【０００６】この発明はこのような点に鑑みてなされた
もので、エラー検査情報によるエラー割り込みによって
監視対象アドレスを指定できるようにし、複数のアドレ
スについてメモリアクセスの監視を行なうことができる
メモリアクセス監視方式を提供することを目的とする。

【０００７】

【課題を解決するための手段および作用】この発明によ
るメモリアクセス監視方式は、データおよびそのデータ
に対するエラー検査情報を各番地毎に格納する主メモリ
と、この主メモリの所定の番地がアクセスされた際にエ
ラー割り込みが発生されるように、前記所定番地の前記
エラー検査情報を不正データに変更する手段と、前記エ
ラー検査情報の変更を行なった番地毎に、実行すべき監
視処理の内容を示す監視情報を保持する監視内容保持手
段と、前記主メモリのアクセスによりエラー割込みが発
生した際、そのエラー割込みの発生番地に対応した監視
情報を前記監視内容保持手段から読取りその監視情報で
指定される監視処理を実行する手段とを具備し、前記主
メモリ上の複数番地についてメモリアクセスを監視する
ことを特徴とする。

【０００８】このメモリアクセス監視方式においては、
監視対象アドレスにおける例えばメモリパリティ等のエ
ラー検査情報が不正な値に変更されるので、その監視対
象アドレスがアクセスされると、エラー割り込みが発生
される。この場合、その監視対象アドレスに対応する監
視情報が参照され、その監視情報に従った監視処理が実
行される。したがって、特定のアドレスがアクセスされ
た事を容易に検出できるようになり、監視対象となるア
ドレス数の拡大を実現することができる。

【０００９】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１０】図１にはこの発明の一実施例に係わるコン
ピュータシステムのシステム構成が示されている。この
コンピュータシステムは、中央処理装置（ＣＰＵ）１１
、メモリ機構１２、メモリパリティ更新機構１３、メモ
リパリティ更新情報格納装置１４、およびシステムバス
１５を備えている。

【００１１】中央処理装置（ＣＰＵ）１１は、メモリ機
構１２に格納された各種プログラムを実行することによ
りシステム全体の制御を司るものであり、割り込み処理
が発生した際には、プログラム実行の監視、データ参照
の監視、境界外データの参照の監視等の処理ルーチンを
起動して、メモリアクセスを監視する。

【００１２】メモリ機構１２は、中央処理装置（ＣＰＵ
）１１で実行されるプログラムや各種データを記憶する
ものであり、これら情報にはその格納アドレス毎に例え
ばパリティ情報等のエラー検査情報が付与されている。

【００１３】メモリパリティ更新機構１３は、メモリパ
リティ更新情報格納装置１４に格納されたメモリパリテ
ィ更新情報に従ってメモリ機構１２に設定されたパリテ
ィ情報の内容を変更する。この変更処理では、メモリ機
構１２の所定のアドレスがアクセスされた際にパリティ
エラーによるエラー割り込みが発生されるように、その
アドレスに対応するパリティ情報が不正の値に書き替え
られる。

【００１４】メモリパリティ更新情報格納装置１４は、
メモリパリティ更新機構１３により変更されたパリティ
情報のアドレス値と、エラー割り込みで実行すべき監視
処理の内容を示す用途情報とをそれぞれ対応させて格納
する。

【００１５】例えば、図１においては、監視対象のアド
レスとしてアドレス“０”とアドレス“ｋ”が選定され
、それらアドレス“０”，“ｋ”がメモリパリティ更新
情報格納装置１４に格納されている。また、このメモリ
パリティ更新情報格納装置１４においては、アドレス“
０”，“ｋ”に対応する監視処理内容として、プログラ
ムの実行監視がそれぞれ定義されている。

【００１６】この場合、メモリ機構１２上のアドレス“
０”のパリティ情報とアドレス“ｋ”のパリティ情報は
、メモリパリティ更新機構１３によってそれぞれ不正値
に変更される。

【００１７】システムバス１５は、中央処理装置（ＣＰ
Ｕ）１１、メモリ機構１２、メモリパリティ更新機構１
３、およびメモリパリティ更新情報格納装置１４の各装
置間での情報の受け渡しを行う。次に、図２および図３
を参照して、図１のシステムにおけるメモリアクセスの
監視処理動作を説明する。

【００１８】このメモリアクセスの監視処理は、大きく
別けて２つの処理から構成される。１つは監視を行うた
めの仕組みを設定するルーチンであり、もう一つはプロ
グラム実行時にその仕掛けによって監視対象となってい
るアドレスがメモリアクセスされたことを認識するルー
チンである。まず、図２のフローチャートを参照して、
監視を行うための仕組みを設定する動作について説明す
る。

【００１９】まず、例えば、ユーティリティまたは実行
プログラムの延長等により、利用者は、監視を行いたい
場所（メモリアドレス）とその使用目的（監視処理の内
容）を中央処理装置（ＣＰＵ）１１に通知する。

【００２０】利用者からの指示を認識した中央処理装置
（ＣＰＵ）１１は、メモリパリティ更新情報格納装置１
４に対して、監視を行いたいメモリアドレスとその監視
処理の内容をパラメタとして通知を行う（ステップＡ１
）。

【００２１】この通知を受け取ったメモリパリティ更新
情報格納装置１４は、受け取った情報を自装置内のメモ
リに記憶し、次いで、メモリパリティ更新機構１３に対
して前述のメモリアドレスをパラメタとして通知を行う
（ステップＡ２）。通知を受け取ったメモリパリティ更
新機構１３では、指定されたメモリアドレスのパリティ
情報を不正な値に変更する（ステップＡ３）。以上の設
定処理により、複数のメモリアドレスが監視対象アドレ
スとして選定される。次に、図３のフローチャートを参
照して、プログラム実行時に監視対象のアドレスがメモ
リアクセスされたことを認識する動作について説明する
。

【００２２】中央処理装置（ＣＰＵ）１１または図示し
ない他の入出力装置によってメモリ機構１２がアクセス
された時、メモリ機構１２は、そのアクセスされたアド
レスのメモリパリティ情報の内容が不正であることを認
識し、中央処理装置（ＣＰＵ）１１に対して割り込みを
発生させる（ステップＢ１）。この場合のトラップコー
ドは、通常のパリティエラーによるトラップコードとは
異なっている。

【００２３】割り込みを認識した中央処理装置１１では
、割り込みのタイプがメモリパリティであることを認識
し、そのメモリアドレスをパラメタとしてメモリパリテ
ィ更新情報格納装置１４に問い合わせを行なう（ステッ
プＢ２）。

【００２４】中央処理装置１１から問い合わせを受けた
メモリパリティ更新情報格納装置１４は、前述のメモリ
アドレスが監視対象アドレスとして登録されているか否
かを調べる（ステップＢ３）。登録済みであった場合は
、メモリパリティ更新情報格納装置１４は、中央処理装
置１１にその旨を示す応答を用途情報と一緒に返却する
（ステップＢ４）。

【００２５】応答を受けた中央処理装置１１は、用途情
報で指定される監視処理を実行する処理モジュール（プ
ログラム）に制御を渡すことにより、その目的にあった
監視処理を行なう（ステップＢ５）。

【００２６】以上のように、この実施例においては、メ
モリ機構１２の任意のアドレスにメモリパリティ情報を
発生させるメモリパリティ更新機構１３と、そのパリテ
ィの更新を行ったアドレスとその使用目的（プログラム
実行の監視、データ参照の監視、境界外データの参照の
監視等）を格納する装置１４を設けることにより、特定
のアドレスがアクセスされた事を容易に検出でき、しか
もそのアドレスに応じて任意の監視処理を起動すること
ができる。したがって、監視対象となるアドレス数を容
易に拡大することが可能となる。

【００２７】このように、監視対象となるアドレスを複
数設定できるようになることにより、プログラム開発時
におけるプログラムの実行監視作業のチェック箇所を一
度に複数指定することが可能となる。このため、本願発
明のメモリアクセス監視方式は、プロクラムのデバック
作業等を行なうソウトウェア開発支援システムに好適で
あり、ソウトウェア開発の効率化を実現できる。

【００２８】

【発明の効果】以上のように、この発明によれば、エラ
ー検査情報によるエラー割り込みによって監視対象アド
レスを指定できるようになり、複数のアドレスについて
メモリアクセスの監視を行なうことが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わるシステム構成を示
すブロック図。

【図２】同実施例における監視処理のための初期設定動
作を説明するフローチャート。

【図３】同実施例における監視対象アドレスの検出動作
を説明するフローチャート。

【符号の説明】

１１…ＣＰＵ、１２…メモリ機構、１３…メモリパリテ
ィ更新機構、１４…メモリパリティ更新情報格納装置、
１５…システムバス。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　データおよびそのデータに対するエラ
   ー検査情報を各番地毎に格納するメモリと、このメモリ
   の所定の番地がアクセスされた際にエラー割り込みが発
   生されるように、前記所定番地の前記エラー検査情報を
   不正データに変更する手段と、前記エラー検査情報の変
   更を行なった番地毎に、実行すべき監視処理の内容を示
   す監視情報を保持する監視内容保持手段と、前記メモリ
   のアクセスによりエラー割込みが発生した際、そのエラ
   ー割込みの発生番地に対応した監視情報を前記監視内容
   保持手段から読取りその監視情報で指定される監視処理
   を実行する手段とを具備し、前記メモリ上の複数番地に
   対するアクセスを監視することを特徴とするメモリアク
   セス監視方式。