JPH0573306A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPH0573306A JPH0573306A JP3233096A JP23309691A JPH0573306A JP H0573306 A JPH0573306 A JP H0573306A JP 3233096 A JP3233096 A JP 3233096A JP 23309691 A JP23309691 A JP 23309691A JP H0573306 A JPH0573306 A JP H0573306A
- Authority
- JP
- Japan
- Prior art keywords
- register
- general
- instruction
- flag
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明はマイクロプロセッサのエラー処理に
関し、エラー発生時に小さなオーバヘッドで命令の再実
行によるエラー処理の正当性を保証できるマイクロプロ
セッサを提供することを目的とする。 【構成】 １つ以上の汎用レジスタＲ０〜Ｒｎを備える
マイクロプロセッサにおいて、命令のアドレス計算に用
いる前記汎用レジスタＲｉ（０≦ｉ≦ｎ）の番号を保持
する汎用レジスタ番号記憶手段３と、前記汎用レジスタ
Ｒｉの内容を必要に応じて退避する退避用レジスタ５
と、リストアの必要性を示すフラグ７と、命令実行開始
後に前記汎用レジスタ番号記憶手段３で指定される番号
の汎用レジスタＲｉの内容を読み出して前記退避用レジ
スタ５に格納すると共に前記フラグ７をセットする第１
の制御手段９と、前記フラグ７がセットされていれば前
記退避用レジスタ５から読み出した値によって該当する
汎用レジスタＲｉの内容をリストアする第２の制御手段
１１とを有して構成する。
関し、エラー発生時に小さなオーバヘッドで命令の再実
行によるエラー処理の正当性を保証できるマイクロプロ
セッサを提供することを目的とする。 【構成】 １つ以上の汎用レジスタＲ０〜Ｒｎを備える
マイクロプロセッサにおいて、命令のアドレス計算に用
いる前記汎用レジスタＲｉ（０≦ｉ≦ｎ）の番号を保持
する汎用レジスタ番号記憶手段３と、前記汎用レジスタ
Ｒｉの内容を必要に応じて退避する退避用レジスタ５
と、リストアの必要性を示すフラグ７と、命令実行開始
後に前記汎用レジスタ番号記憶手段３で指定される番号
の汎用レジスタＲｉの内容を読み出して前記退避用レジ
スタ５に格納すると共に前記フラグ７をセットする第１
の制御手段９と、前記フラグ７がセットされていれば前
記退避用レジスタ５から読み出した値によって該当する
汎用レジスタＲｉの内容をリストアする第２の制御手段
１１とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサのエ
ラー処理に関し、特にエラー発生時に小さなオーバヘッ
ドで命令の再実行によるエラー処理の正当性を保証でき
るマイクロプロセッサに関する。
ラー処理に関し、特にエラー発生時に小さなオーバヘッ
ドで命令の再実行によるエラー処理の正当性を保証でき
るマイクロプロセッサに関する。
【０００２】
【従来の技術】マイクロプロセッサを用いた応用システ
ムにおいて命令実行中にエラーが発生した場合、その命
令を中断し、エラーの要因を取り除いた後に再実行する
必要がある。
ムにおいて命令実行中にエラーが発生した場合、その命
令を中断し、エラーの要因を取り除いた後に再実行する
必要がある。
【０００３】通常、再実行は命令の実行開始時点に遡っ
て行なうが、実行開始からエラー発生時までの間にオペ
ランドアドレス算出に用いたレジスタを既に書き換えて
いた場合、再実行時には正しいオペランドアドレスが得
られないという問題点があった。
て行なうが、実行開始からエラー発生時までの間にオペ
ランドアドレス算出に用いたレジスタを既に書き換えて
いた場合、再実行時には正しいオペランドアドレスが得
られないという問題点があった。
【０００４】上記の問題を避けるためには、エラー発生
の時点から実行を再開できれば良いが、そのためには命
令実行中の中間結果等の多量の情報を退避、リストアす
る必要があり、処理時間及び必要なハードウェア共にオ
ーバヘッドが極めて大きくなるという問題点があった。
の時点から実行を再開できれば良いが、そのためには命
令実行中の中間結果等の多量の情報を退避、リストアす
る必要があり、処理時間及び必要なハードウェア共にオ
ーバヘッドが極めて大きくなるという問題点があった。
【０００５】具体例を用いてこの問題を説明する。図５
に従来のマイクロプロセッサで実行されるある命令の処
理手順を示す。この命令の処理は、ステップＳ５１で汎
用レジスタＲ０へのロードを行ない、ステップＳ５２で
汎用レジスタＲ１へのロードを行なうものである。も
し、ステップＳ５１終了後ステップＳ５２処理前にペー
ジフォールトが発生したとすると、ページフォールトの
エラー処理後にこの命令を再実行しても、汎用レジスタ
Ｒ０の値が書き変わっているために、正しいオペランド
アドレスが得られず、無関係なデータを汎用レジスタＲ
０及びＲ１にロードし、誤動作してしまう。
に従来のマイクロプロセッサで実行されるある命令の処
理手順を示す。この命令の処理は、ステップＳ５１で汎
用レジスタＲ０へのロードを行ない、ステップＳ５２で
汎用レジスタＲ１へのロードを行なうものである。も
し、ステップＳ５１終了後ステップＳ５２処理前にペー
ジフォールトが発生したとすると、ページフォールトの
エラー処理後にこの命令を再実行しても、汎用レジスタ
Ｒ０の値が書き変わっているために、正しいオペランド
アドレスが得られず、無関係なデータを汎用レジスタＲ
０及びＲ１にロードし、誤動作してしまう。
【０００６】
【発明が解決しようとする課題】以上の様に、従来のマ
イクロプロセッサでは、アドレス計算に汎用レジスタの
値を用い、且つ該汎用レジスタの値を書き換える命令を
実行する場合、汎用レジスタの値を書き換えた後にエラ
ーが発生した時、エラー処理後、命令を再実行しても正
当な結果が得られないという欠点があった。
イクロプロセッサでは、アドレス計算に汎用レジスタの
値を用い、且つ該汎用レジスタの値を書き換える命令を
実行する場合、汎用レジスタの値を書き換えた後にエラ
ーが発生した時、エラー処理後、命令を再実行しても正
当な結果が得られないという欠点があった。
【０００７】本発明は、上記問題点を解決するもので、
その目的は、エラー発生時に小さなオーバヘッドで命令
の再実行によるエラー処理の正当性を保証できるマイク
ロプロセッサを提供することである。
その目的は、エラー発生時に小さなオーバヘッドで命令
の再実行によるエラー処理の正当性を保証できるマイク
ロプロセッサを提供することである。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、本発明の特徴は、図１に示す如く、１つ以上の汎用
レジスタＲ０〜Ｒｎを備えるマイクロプロセッサにおい
て、命令のアドレス計算に用いる前記汎用レジスタＲｉ
（０≦ｉ≦ｎ）の番号を保持する汎用レジスタ番号記憶
手段３と、前記汎用レジスタＲｉの内容を必要に応じて
退避する退避用レジスタ５と、リストアの必要性を示す
フラグ７と、命令実行開始後に前記汎用レジスタ番号記
憶手段３で指定される番号の汎用レジスタＲｉの内容を
読み出して前記退避用レジスタ５に格納すると共に前記
フラグ７をセットする第１の制御手段９と、前記フラグ
７がセットされていれば前記退避用レジスタ５から読み
出した値によって該当する汎用レジスタＲｉの内容をリ
ストアする第２の制御手段１１とを具備することであ
る。
に、本発明の特徴は、図１に示す如く、１つ以上の汎用
レジスタＲ０〜Ｒｎを備えるマイクロプロセッサにおい
て、命令のアドレス計算に用いる前記汎用レジスタＲｉ
（０≦ｉ≦ｎ）の番号を保持する汎用レジスタ番号記憶
手段３と、前記汎用レジスタＲｉの内容を必要に応じて
退避する退避用レジスタ５と、リストアの必要性を示す
フラグ７と、命令実行開始後に前記汎用レジスタ番号記
憶手段３で指定される番号の汎用レジスタＲｉの内容を
読み出して前記退避用レジスタ５に格納すると共に前記
フラグ７をセットする第１の制御手段９と、前記フラグ
７がセットされていれば前記退避用レジスタ５から読み
出した値によって該当する汎用レジスタＲｉの内容をリ
ストアする第２の制御手段１１とを具備することであ
る。
【０００９】また、本発明の第２の特徴は、図１に示す
如く、命令のビットパターンを保持する命令レジスタ１
３と、１つ以上の汎用レジスタＲ０〜Ｒｎを備えるマイ
クロプロセッサにおいて、前記命令レジスタ１３のビッ
トパターンから命令のアドレス計算に用いる前記汎用レ
ジスタＲｉの番号を切り出して保持する汎用レジスタ番
号記憶手段３と、前記汎用レジスタＲｉの内容を必要に
応じて退避する退避用レジスタ５と、リストアの必要性
を示すフラグ７と、命令実行開始後に前記汎用レジスタ
番号記憶手段３で指定される番号の汎用レジスタＲｉの
内容を読み出して前記退避用レジスタ５に格納すると共
に前記フラグ７をセットする第１の制御手段９と、前記
フラグがセットされていれば前記退避用レジスタ５から
読み出した値によって該当する汎用レジスタＲｉの内容
をリストアする第２の制御手段１１とを具備することで
ある。
如く、命令のビットパターンを保持する命令レジスタ１
３と、１つ以上の汎用レジスタＲ０〜Ｒｎを備えるマイ
クロプロセッサにおいて、前記命令レジスタ１３のビッ
トパターンから命令のアドレス計算に用いる前記汎用レ
ジスタＲｉの番号を切り出して保持する汎用レジスタ番
号記憶手段３と、前記汎用レジスタＲｉの内容を必要に
応じて退避する退避用レジスタ５と、リストアの必要性
を示すフラグ７と、命令実行開始後に前記汎用レジスタ
番号記憶手段３で指定される番号の汎用レジスタＲｉの
内容を読み出して前記退避用レジスタ５に格納すると共
に前記フラグ７をセットする第１の制御手段９と、前記
フラグがセットされていれば前記退避用レジスタ５から
読み出した値によって該当する汎用レジスタＲｉの内容
をリストアする第２の制御手段１１とを具備することで
ある。
【００１０】また、本発明の第３の特徴は、請求項１及
び２に記載のマイクロプロセッサにおいて、図１に示す
如く、前記第１の制御手段９及び第２の制御手段１１
は、マイクロプログラム制御により実現されることであ
る。
び２に記載のマイクロプロセッサにおいて、図１に示す
如く、前記第１の制御手段９及び第２の制御手段１１
は、マイクロプログラム制御により実現されることであ
る。
【００１１】また、本発明の第４の特徴は、請求項１及
び２に記載のマイクロプロセッサにおいて、図１に示す
如く、前記第１の制御手段９及び第２の制御手段１１
は、布線論理制御により実現されることである。
び２に記載のマイクロプロセッサにおいて、図１に示す
如く、前記第１の制御手段９及び第２の制御手段１１
は、布線論理制御により実現されることである。
【００１２】
【作用】本発明のマイクロプロセッサは、第１の制御手
段９により、命令実行開始後に汎用レジスタ番号記憶手
段３で指定される汎用レジスタＲｉの内容を読み出して
退避用レジスタ５に格納すると共にフラグ７をセット
し、第２の制御手段１１により、フラグ７がセットされ
ていれば退避用レジスタ５から読み出した値によって該
当する汎用レジスタＲｉの内容をリストアする。つま
り、命令の実行においてリストアの必要な命令は、汎用
レジスタＲｉの内容を退避用レジスタ５に退避すると共
にフラグ７をセットしておき、エラー処理においてフラ
グ７がセットされていれば、退避用レジスタ５の内容を
汎用レジスタ番号記憶手段３で指定される汎用レジスタ
Ｒｉにリストアするので、エラー処理終了後に命令を再
実行する時に、アドレス計算に用いられるレジスタの値
は正しく命令実行開始時の値となっているので、再実行
の正当性を保証することができる。
段９により、命令実行開始後に汎用レジスタ番号記憶手
段３で指定される汎用レジスタＲｉの内容を読み出して
退避用レジスタ５に格納すると共にフラグ７をセット
し、第２の制御手段１１により、フラグ７がセットされ
ていれば退避用レジスタ５から読み出した値によって該
当する汎用レジスタＲｉの内容をリストアする。つま
り、命令の実行においてリストアの必要な命令は、汎用
レジスタＲｉの内容を退避用レジスタ５に退避すると共
にフラグ７をセットしておき、エラー処理においてフラ
グ７がセットされていれば、退避用レジスタ５の内容を
汎用レジスタ番号記憶手段３で指定される汎用レジスタ
Ｒｉにリストアするので、エラー処理終了後に命令を再
実行する時に、アドレス計算に用いられるレジスタの値
は正しく命令実行開始時の値となっているので、再実行
の正当性を保証することができる。
【００１３】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
説明する。
【００１４】図２に本発明の実施例を示す。同図は本発
明によるマイクロコンピュータのハードウェア構成図を
示したものである。同図において、マイクロコンピュー
タは、命令のビットパターンを保持する命令レジスタ１
３と、汎用レジスタＲ０〜Ｒｎより成る汎用レジスタフ
ァイルＧＲＦと、命令レジスタ１３のビットパターンか
ら命令のアドレス計算に用いる汎用レジスタＲｉ（０≦
ｉ≦ｎ）の番号を示すレジスタ番号指定フィールド１３
３を切り出して保持するレジスタ番号指定レジスタ３
と、汎用レジスタＲｉの内容を必要に応じて退避する退
避用レジスタ５と、アドレス計算を行なうアドレス計算
部２１と、リストアの必要性を示すフラグ７を内部に有
し、命令実行開始後に汎用レジスタ番号指定レジスタ３
で指定される番号の汎用レジスタＲｉの内容を読み出し
て退避用レジスタ５に格納すると共にフラグ７をセット
し、フラグ７がセットされていれば退避用レジスタ５か
ら読み出した値によって該当する汎用レジスタＲｉの内
容をリストアするコントローラ２３と、データ転送を行
なう内部バス３１とから構成されている。
明によるマイクロコンピュータのハードウェア構成図を
示したものである。同図において、マイクロコンピュー
タは、命令のビットパターンを保持する命令レジスタ１
３と、汎用レジスタＲ０〜Ｒｎより成る汎用レジスタフ
ァイルＧＲＦと、命令レジスタ１３のビットパターンか
ら命令のアドレス計算に用いる汎用レジスタＲｉ（０≦
ｉ≦ｎ）の番号を示すレジスタ番号指定フィールド１３
３を切り出して保持するレジスタ番号指定レジスタ３
と、汎用レジスタＲｉの内容を必要に応じて退避する退
避用レジスタ５と、アドレス計算を行なうアドレス計算
部２１と、リストアの必要性を示すフラグ７を内部に有
し、命令実行開始後に汎用レジスタ番号指定レジスタ３
で指定される番号の汎用レジスタＲｉの内容を読み出し
て退避用レジスタ５に格納すると共にフラグ７をセット
し、フラグ７がセットされていれば退避用レジスタ５か
ら読み出した値によって該当する汎用レジスタＲｉの内
容をリストアするコントローラ２３と、データ転送を行
なう内部バス３１とから構成されている。
【００１５】次に、図３及び図４に示すフローチャート
を用いて本実施例の動作を説明する。先ず、ある命令
（リストアを必要とする命令）の実行の手順を、図３に
示すフローチャートを用いて説明する。
を用いて本実施例の動作を説明する。先ず、ある命令
（リストアを必要とする命令）の実行の手順を、図３に
示すフローチャートを用いて説明する。
【００１６】先ず命令の実行開始と共に、命令レジスタ
１３からレジスタ番号フィールド１３３を切り出して、
レジスタ番号指定レジスタ３にセットし、次に、レジス
タ番号指定レジスタ３によって指定される番号の汎用レ
ジスタＲｉの内容を汎用レジスタファイルＧＲＦから読
み出して、アドレス計算部２１に転送すると共に、退避
用レジスタ５に退避する（ステップＳ３１）。更に、こ
の命令ではリストアを必要とする命令であるので、リス
トアの必要性を示すフラグ７をセットする（ステップＳ
３２）。その後、所定の処理、即ち、ステップＳ３３で
汎用レジスタＲ０へのロードを行ない、ステップＳ３４
で汎用レジスタＲ１へのロードを行なう。以上の処理が
エラーが発生すること無く終了した場合には、ステップ
Ｓ３５でフラグ７をリセットする。
１３からレジスタ番号フィールド１３３を切り出して、
レジスタ番号指定レジスタ３にセットし、次に、レジス
タ番号指定レジスタ３によって指定される番号の汎用レ
ジスタＲｉの内容を汎用レジスタファイルＧＲＦから読
み出して、アドレス計算部２１に転送すると共に、退避
用レジスタ５に退避する（ステップＳ３１）。更に、こ
の命令ではリストアを必要とする命令であるので、リス
トアの必要性を示すフラグ７をセットする（ステップＳ
３２）。その後、所定の処理、即ち、ステップＳ３３で
汎用レジスタＲ０へのロードを行ない、ステップＳ３４
で汎用レジスタＲ１へのロードを行なう。以上の処理が
エラーが発生すること無く終了した場合には、ステップ
Ｓ３５でフラグ７をリセットする。
【００１７】次に、エラーが発生した時のエラー処理の
手順を、図４に示すフローチャートを用いて説明する。
手順を、図４に示すフローチャートを用いて説明する。
【００１８】命令実行中にエラーが検出された時には、
先ず、ステップＳ４１でフラグ７がセットされているか
どうかをチェックし、フラグ７がセットされていれば、
ステップＳ４２で退避用レジスタ５の内容をレジスタ番
号指定レジスタによって指定される汎用レジスタＲｉに
リストアし、ステップＳ４３でフラグ７をリセットし、
ステップＳ４４に進む。尚、以上の処理を行なうため
に、汎用レジスタＲ０〜Ｒｎ、レジスタ番号指定レジス
タ３及び退避用レジスタ５は、内部バス３１を経由して
読み出し及び書き込みを行なえるようになっている。
先ず、ステップＳ４１でフラグ７がセットされているか
どうかをチェックし、フラグ７がセットされていれば、
ステップＳ４２で退避用レジスタ５の内容をレジスタ番
号指定レジスタによって指定される汎用レジスタＲｉに
リストアし、ステップＳ４３でフラグ７をリセットし、
ステップＳ４４に進む。尚、以上の処理を行なうため
に、汎用レジスタＲ０〜Ｒｎ、レジスタ番号指定レジス
タ３及び退避用レジスタ５は、内部バス３１を経由して
読み出し及び書き込みを行なえるようになっている。
【００１９】また、ステップＳ４１でフラグ７がセット
されていなければステップＳ４４に進み、エラー処理に
用いる情報を退避し、ステップＳ４５でエラー処理ハン
ドラを呼び出してエラー処理を開始する。
されていなければステップＳ４４に進み、エラー処理に
用いる情報を退避し、ステップＳ４５でエラー処理ハン
ドラを呼び出してエラー処理を開始する。
【００２０】以上説明した命令の実行動作及びエラー処
理の動作は、コントローラ２３によって制御されて行な
われる。この制御はコントローラ２３の制御形態によっ
て、マイクロプログラムによる逐次実行であっても、布
線論理による並列実行であっても構わない。
理の動作は、コントローラ２３によって制御されて行な
われる。この制御はコントローラ２３の制御形態によっ
て、マイクロプログラムによる逐次実行であっても、布
線論理による並列実行であっても構わない。
【００２１】以上の様に本実施例によれば、命令の実行
においてリストアの必要な命令はレジスタ番号指定レジ
スタ３で指定される汎用レジスタＲｉの内容を読み出し
て退避用レジスタ５に格納すると共にフラグ７をセット
しておき、エラー処理においてフラグ７がセットされて
いれば、退避用レジスタ５の内容をレジスタ番号指定レ
ジスタ３で指定される汎用レジスタＲｉにリストアする
ので、エラー処理終了後に命令を再実行する時に、アド
レス計算に用いられるレジスタの値は正しく命令実行開
始時の値となっており、再実行の正当性を保証すること
ができる。
においてリストアの必要な命令はレジスタ番号指定レジ
スタ３で指定される汎用レジスタＲｉの内容を読み出し
て退避用レジスタ５に格納すると共にフラグ７をセット
しておき、エラー処理においてフラグ７がセットされて
いれば、退避用レジスタ５の内容をレジスタ番号指定レ
ジスタ３で指定される汎用レジスタＲｉにリストアする
ので、エラー処理終了後に命令を再実行する時に、アド
レス計算に用いられるレジスタの値は正しく命令実行開
始時の値となっており、再実行の正当性を保証すること
ができる。
【００２２】
【発明の効果】以上の様に本発明によれば、命令の実行
においてリストアの必要な命令は汎用レジスタ番号記憶
手段で指定される汎用レジスタの内容を読み出して退避
用レジスタに格納すると共にフラグをセットしておき、
エラー処理においてフラグがセットされていれば、退避
用レジスタの内容を汎用レジスタ番号記憶手段で指定さ
れる汎用レジスタにリストアすることとしたので、実行
時間及びマイクロプロセッサ内部資源の点で、小さなオ
ーバヘッドで命令の再実行の正当性を保証しうるマイク
ロプロセッサを提供することができる。
においてリストアの必要な命令は汎用レジスタ番号記憶
手段で指定される汎用レジスタの内容を読み出して退避
用レジスタに格納すると共にフラグをセットしておき、
エラー処理においてフラグがセットされていれば、退避
用レジスタの内容を汎用レジスタ番号記憶手段で指定さ
れる汎用レジスタにリストアすることとしたので、実行
時間及びマイクロプロセッサ内部資源の点で、小さなオ
ーバヘッドで命令の再実行の正当性を保証しうるマイク
ロプロセッサを提供することができる。
【図１】本発明のクレーム対応図である。
【図２】本発明の実施例に係るマイクロコンピュータの
ハードウェア構成図である。
ハードウェア構成図である。
【図３】ある命令（リストアを必要とする命令）の実行
の手順を示すフローチャートである。
の手順を示すフローチャートである。
【図４】エラーが発生した時のエラー処理の手順を示す
フローチャートである。
フローチャートである。
【図５】従来のマイクロプロセッサで実行される命令の
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
Ｒ０〜Ｒｉ〜Ｒｎ 汎用レジスタ ＧＲＦ 汎用レジスタファイル ３ 汎用レジスタ番号記憶手段（レジスタ番号指定レジ
スタ） ５ 退避用レジスタ ７ フラグ ９ 第１の制御部 １１ 第２の制御部 １３ 命令レジスタ １３３ レジスタ番号指定フィールド ２１ アドレス計算部 ２３ コントローラ ３１ 内部バス
スタ） ５ 退避用レジスタ ７ フラグ ９ 第１の制御部 １１ 第２の制御部 １３ 命令レジスタ １３３ レジスタ番号指定フィールド ２１ アドレス計算部 ２３ コントローラ ３１ 内部バス
Claims (4)
- 【請求項１】 １つ以上の汎用レジスタを備えるマイク
ロプロセッサにおいて、命令のアドレス計算に用いる前
記汎用レジスタの番号を保持する汎用レジスタ番号記憶
手段と、前記汎用レジスタの内容を必要に応じて退避す
る退避用レジスタと、リストアの必要性を示すフラグ
と、命令実行開始後に前記汎用レジスタ番号記憶手段で
指定される番号の汎用レジスタの内容を読み出して前記
退避用レジスタに格納すると共に前記フラグをセットす
る第１の制御手段と、前記フラグがセットされていれば
前記退避用レジスタから読み出した値によって該当する
汎用レジスタの内容をリストアする第２の制御手段とを
有することを特徴とするマイクロプロセッサ。 - 【請求項２】 命令のビットパターンを保持する命令レ
ジスタと、１つ以上の汎用レジスタを備えるマイクロプ
ロセッサにおいて、前記命令レジスタのビットパターン
から命令のアドレス計算に用いる前記汎用レジスタの番
号を切り出して保持する汎用レジスタ番号記憶手段と、
前記汎用レジスタの内容を必要に応じて退避する退避用
レジスタと、リストアの必要性を示すフラグと、命令実
行開始後に前記汎用レジスタ番号記憶手段で指定される
番号の汎用レジスタの内容を読み出して前記退避用レジ
スタに格納すると共に前記フラグをセットする第１の制
御手段と、前記フラグがセットされていれば前記退避用
レジスタから読み出した値によって該当する汎用レジス
タの内容をリストアする第２の制御手段とを有すること
を特徴とするマイクロプロセッサ。 - 【請求項３】 前記第１の制御手段及び第２の制御手段
は、マイクロプログラム制御により実現されることを特
徴とする請求項１及び２に記載のマイクロプロセッサ。 - 【請求項４】 前記第１の制御手段及び第２の制御手段
は、布線論理制御により実現されることを特徴とする請
求項１及び２に記載のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233096A JPH0573306A (ja) | 1991-09-12 | 1991-09-12 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233096A JPH0573306A (ja) | 1991-09-12 | 1991-09-12 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573306A true JPH0573306A (ja) | 1993-03-26 |
Family
ID=16949720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233096A Pending JPH0573306A (ja) | 1991-09-12 | 1991-09-12 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573306A (ja) |
-
1991
- 1991-09-12 JP JP3233096A patent/JPH0573306A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970641A (en) | Exception handling in a pipelined microprocessor | |
| JPS6218057B2 (ja) | ||
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP4155052B2 (ja) | エミュレータ、エミュレーション方法およびプログラム | |
| JPH0573306A (ja) | マイクロプロセツサ | |
| JP2552738B2 (ja) | データ処理装置 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JP2663895B2 (ja) | Ｃｐｕシミュレータ | |
| JPH0113131B2 (ja) | ||
| JPH04181331A (ja) | 命令リトライ方式 | |
| JPH01201728A (ja) | プログラム修正方式 | |
| JPS6149695B2 (ja) | ||
| JPS60221829A (ja) | デ−タ処理装置 | |
| JPS6361341A (ja) | プログラムデバツグ装置 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPS5968060A (ja) | 制御メモリの再試行方式 | |
| JPH0833825B2 (ja) | マイクロプロセッサ | |
| JPS6282436A (ja) | 情報処理装置 | |
| JPH0553844A (ja) | 情報処理装置 | |
| JPH02141833A (ja) | 情報処理装置 | |
| JPH1078884A (ja) | 仮想記憶を利用したデータ復旧方法 | |
| JPH09167090A (ja) | 電子計算機 | |
| JPH03204036A (ja) | 割込み処理後の動的再開機構を備えた計算機 | |
| JPH05341988A (ja) | プロセッサ | |
| JPH0667914A (ja) | コントロールストレージ読み出し誤り訂正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |