JPH02311948A - コプロセッサの誤り修正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各々ファームウェアで制御されるメインプロ
セッサとそのコプロセッサとを有する情報処理装置にお
いてコプロセッサのファームウェアの機能の一部に存在
する誤りを修正する方式に関するものである。

〔従来の技術〕

プロセッサのファームウェアがＬＳＩで構成された実行
ユニット内部に格納されている如くファームウェア自体
の変更が容易でない状況において、そのファームウェア
の機能の一部に存在する誤りを修正する方式としては、
例えば特開昭６３−９８０３４号公報に見られるような
シャドウメモリ方式を採用した情報処理装置が知られて
いる。

第３図はそのような従来の情報処理装置の要部ブロック
図であり、ファームウェア制御によるメインプロセッサ
１１とそのバス（内部バス）１５に接続されたシャドウ
メモリ１３及びシャドウモードフラグ１４とを含んでい
る。なお、シャドウメモリ１３はソフトフラグ１２を有
するＲＡＭｌ３ａとＲＯＭ１３ｂとを含み、メインプロ
セッサ１１にはそのファームウェア制御にかかるファー
ムウェア（ＣＰＵＦＷ）１１　ａが設けられている。

一般にシャドウメモリ方式とは、メモリの成る部分をフ
ラグによりメモリ空間とシャドウメモリ空間に分け、シ
ステム立ち上げやシステム固有のコントロール時に、シ
ャドウモードに切り替えてシャドウメモリに格納されて
いるプログラム（シ十ドウプログラム）を実行し、その
終了時、シャドウモードからノーマルモードに切り替え
、通常はシャドウメモリがアクセスできないようになっ
ているものである。第３図では、そのような既存のシャ
ドウメモリ方式を改良し、メインプロセッサｌｌ中のフ
ァームウェアｌｌａの誤りを修正する機能を既存のシャ
ドウメモリ方式中に導入したものである。即ち、メイン
プロセッサ１１におけるファームウェアｌｌａ中の誤り
の存在する部分によって処理される命令や処理ルーチン
をシミュレートするプログラムをシャドウメモリ１３に
記憶させると共に、メインプロセッサ１１の各命令に対
応し且つ誤りの存在する換言すればシミュレートしたい
命令に対応するフラグは事前にＯＮにしたソフトフラグ
１２を設け、メインプロセッサ１１は、命令をフェッチ
する毎にその命令に対応するソフトフラグ１２のフラグ
（直をファームウェアｌｌａにて判定し、シミュレート
すべきことを示すＯＮである場合にはファームウェアｌ
ｌａによってその命令を処理することなくシャドウモー
ドに変更し、内部レジスタ類の退避を行った後、シャド
ウメモリ１３の該当するプログラムを実行して前記命令
をシミュレートし、その後前記退避した内部レジスタ類
の復元を行うと共にノーマルモードに変更して次の命令
をフェッチする処理に戻るように構成されているもので
ある。前記シミュレート用のプログラムは通常のソフト
ウェア命令以外にプロセッサの内部資源を制御できる特
別命令をも使用して作成されており、通常のソフトウェ
ア命令のみで構成されたシミュレート用のプログラムに
比べて、そのシミュレートを容易にし且つ実行速度を上
げている。

〔発明が解決しようとする課題〕

第３図に示した従来の方式によって、メインプロセッサ
１１のファームウェアｌｌａに存在する誤りを実質的に
修正することが可能である。

ところで、情報処理装置の中にはメインプロセッサ以外
にそのコプロセッサを有し、高度な演算等を高速に実行
し得るようにしたものがある。このようなコプロセッサ
を有する情報処理装置において、若しコプロセッサのフ
ァームウェアの一部に誤りがあると、それによって処理
されるコプロセッサ用命令や各種処理ルーチンの実行が
不可能となる。従って、その誤りを修正する必要がある
が、コプロセッサのファームウェアがＬＳＩ内部に格納
されている場合には、やはりその変更は容易ではない、
また、コプロセッサはメインプロセッサと異なり特殊な
プロセッサなので、第３図の従来の方式をそのままコプ
ロセッサに適用するｑとは困難である。

本発明はこのような事情に窓みて為されたものであり、
各々ファームウェアで制御されるメインプロセッサとそ
のコプロセッサとを有し且つシャドウメモリ方式を採用
した情報処理装置において、コプロセッサのファームウ
ェアの誤りをそのファームウェア自体を変更することな
く修正することのできるコプロセッサの誤り修正方式を
提供することにある。

（課題を解決するための手段） 本発明は上記の目的を達成するために、各々フアームウ
ェアで制御されるメインプロセッサとそのコプロセッサ
とを有し且つシャドウメモリ方式を採用した情報処理装
置において、前記コプロセッサのファームウェアにおけ
る誤りの存在する部分によって処理されるコプロセッサ
用命令の機能をシミュレートするプログラムを記憶させ
たシャドウメモリと、前記コプロセッサのファームウェ
アの誤りの有無を示す外付スイッチと、各コプロセッサ
用命令に対応したソフトフラグとを設け、前記コプロセ
ッサは、前記メインプロセッサでフェッチされた命令が
自己用の命令のとき先ず前記外付スイッチの状態をファ
ームウェアにて判定し、前記外付スイッチがファームウ
ェアに誤りが有ることを示す場合に限り、前記命令に対
応するソフトフラグをファームウェアにてチェックし、
所定の値であれば前記自己用の命令を処理することなく
前記メインプロセッサに通知し、前記メインプロセッサ
は前記通知を受けることによりシャドウモードに変更す
ると共に内部レジスタ類の退避を行った後、前記シャド
ウメモリの該当するプログラムを実行することにより前
記コプロセッサの命令をシミュレートし、その後前記退
避した内部レジスタ類の復元を行うと共にノーマルモー
ドに変更して処理を続行するように構成されている。

〔作用］ 本発明のコプロセッサの誤り修正方式においては、シャ
ドウメモリが、前記コプロセッサのファームウェアにお
ける誤りの存在する部分によって処理されるコプロセッ
サ用命令の機能をシミュレートするプログラムを保持し
、且つ、外付スイッチが前記コプロセッサのファームウ
ェアの誤りの有無を示すと共に、各コプロセッサ用命令
に対応したソフトフラグがその対応するコプロセッサ用
命令がシミュレートの対象になっているか否かを示し、
メインプロセッサでフェッチされた命令がコプロセッサ
用命令のとき、コプロセッサが、先ず前記外付スイッチ
の状態をファームウェアにて判定し、そのスイッチがフ
ァームウェアに誤りが有ることを示す場合に限り、その
命令に対応するソフトフラグをファームウェアにてチェ
ックし、所定の値であればその命令を処理することなく
前記メインプロセッサに通知し、この通知を受けたメイ
ンプロセッサが、シャドウモードに変更すると共に内部
レジスタ類の退避を行った後、前記シャドウメモリの該
当するプログラムを実行することにより前記コプロセッ
サの命令をシミュレートし、その後前記退避した内部レ
ジスタ類の復元を行うと共にノーマルモードに変更して
処理を続行する。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明のコプロセッサの誤り修正方式の一実施
例の処理の流れ図、第２図は本発明を適用した情報処理
装置の一例を示す要部ブロック図である０本発明を適用
した情報処理装置の一例は第２図に示すように、内部の
ファームウェア（ＣＰＵＦＷ）ｌａで制御されるメイン
プロセッサｌと、同じく内部のファームウェア（コプロ
セッサＦＷ）２ａで制ｊ１１されるコプロセッサ２と、
ＲＡＭ３ａおよびＲＯＭ３　ｂを有するシャドウメモリ
３と、シャドウモードフラグ４と、これらを接続するバ
ス（内部バス）５とを含んでいる。

：Ｉ７’Ｏ−＆フサ２には、信号線８を介してスイッチ
（外付スイッチ）７が接続されている。このスイッチ７
はコプロセッサ２のファームウェア（コプロセッサＦＷ
）２ａに誤りが全くない場合はＯＦＦにされ、１箇所で
も誤りが存在する場合にはＯＮにされるスイッチであり
、コプロセッサ２のファームウェア２ａはファームウェ
アの１ステツプでスイッチ７の状態を判定できるように
なっている。

シャドウメモリ３のＲＡＭａａ内には、各コプロセッサ
用命令に１対１７対応する複数のフラグから成るソフト
フラグ（コプロセッサ用命令対応ソフトフラグ）９が設
けられており、コプロセッサ２のファームウェア２ａに
１つも誤りが存在しない場合にはソフトフラグ９の全て
のフラグはＯＦＦにされている。しかし、成るファーム
ウェア部分に誤りがあって、それが原因で成るコブロセ
ッサ用命令やコプロセッサのファームウェアの成る処理
ルーチンが正しく実行されない場合には、そのコプロセ
ッサ用命令に対応するフラグがＯＮにされる。そして、
その正しく実行されないコプロセッサ用命令をメインプ
ロセッサｌがシミュレートするために必要となるシミュ
レート用のプログラムが、シャドウメモリ３に事前に登
録されている。

次に、第１図および第２図を参照して、本実施例の動作
を説明する。なお、第１図において破線で囲んだ処理は
コプロセッサ２内の処理を示し、他の処理はメインプロ
セッサ１の処理を示す。

ノーマルモードにおいて、メインプロセッサ１は１つの
命令をフェッチする毎に（Ｓ　１　）　、その命令がコ
プロセッサ用命令であるか否かを判定する（Ｓ２）、コ
プロセッサ用命令でなければ、メインプロセッサ１自身
がその命令を実行しくＳ３）、命令フェッチ処理Ｓ１に
戻って次の命令を処理する。

処理Ｓ２でコプロセッサ用命令と判定された場合、その
コプロセッサ用命令はコプロセッサ２に伝達される。コ
プロセッサ２では、先ずスイッチ７の状態がＯＮかＯＦ
Ｆかをそのファームウェア２ａにて判定しく５１２）、
ＯＦＦであれば処理Ｓ１４へ、ＯＮであれば処理Ｓ１３
へ進む。

処理Ｓ１４へ進んだ場合すなわちコプロセッサ２のファ
ームウェア２ａに１箇所も誤りが存在しない場合、コプ
ロセッサ２のファームウェア２ａの処理によってその命
令を実行し、次に通常終了コマンドをセントしく５１５
）、これをメインプロセッサｌに伝達する。

他方、処理Ｓ１３に進んだ場合すなわちコプロセッサ２
のファームウェア２ａに少なくとも１箇所誤りがある場
合、コプロセッサ２は、コプロセッサ用命令に対応する
ソフトフラグ９のフラグ値がＯＮかＯＦＦかをチェンジ
する（３１３）。ＯＦＦの場合、そのコプロセッサ用命
令についてはシミュレートの対象になっていないので、
コプロセッサ２のファームウェア２ａの処理によってそ
の命令を実行しく５１４）、通常終了コマンドをセント
しく３１５）、これをメインプロセッサｌに伝達する。

しかし、ＯＦＦの場合には、そのコプロセッサ用命令は
シミュレートの対象になっているので、ファームウェア
２ａによってその命令を実行せず、シャドウモード要求
コマンドをセラ）Ｌ（Ｓ１６）、これをメインプロセッ
サｌに伝達する。即ち、第２図に示すようにシャドウ移
行要求６をメインプロセッサ１に出す。

メインプロセッサ１は、コプロセッサ２からのコマンド
を解析してシャドウモード要求コマンドか否かを判定し
くＳ　４　）　、シャドウモード要求コマンドでなけれ
ば制御を処理Ｓ１に戻し、次の命令をフェッチする。し
かし、シャドウモード要求コマンドの場合には、現在の
モードをシャドウモードに変更する為の処理を行い（Ｓ
５）、自メインプロセッサ１内のレジスタ類をシャドウ
メモリ３のＲＡＭ３ａにセーブする（３６）、そして、
以下のようにしてコプロセッサ用命令にかかるシミュレ
ートを実行する（３７〜Ｓ９）。

先ず、必要に応じてコプロセッサ２からメインプロセッ
サ３ヘデータを転送する（Ｓ７）。ここで、データとは
シミュレートしようとする命令が使用するデータのうち
コプロセッサ２のレジスタ等に保持されているデータを
いう０次にメインプロセッサｌはシャドウメモリ３に記
憶された該当するシャドウプログラムを実行する（Ｓ８
）。次に、このシャドウプログラムの実行により得られ
たデータ即ち本来コプロセッサ２がその命令を実行する
ことにより得るデータを、メインプロセッサ１からコプ
ロセッサ２へ転送する（Ｓ９）。これで、コプロセッサ
２の状態はそのコプロセッサ用命令を恰も自らのファー
ムウェア２ａが実行したと同じ状態になる。

メインプロセッサ１は上記のシミュレートを終えると、
シャドウメモリ３に退避していた自己のレジスタ類をリ
ストアしく５ＩＯ）、シャドウモードをリセットしてノ
ーマルモードに変更しく５１１）、次の命令のフェッチ
に移行する（Ｓｌ）。

〔発明の効果〕

・以上説明したように、本発明のコプロセッサの誤り修
正方式においては、コプロセッサのファームウェアの誤
りの有無を示す外付スイッチと、各コプロセッサ用命令
に対応したソフトフラグを設け、コプロセッサのファー
ムウェアに誤りが存在する場合には外付スイッチをそれ
を措示する状態に設定しておくと共に、ソフトフラグ中
の該当するフラグをＯＮにしておくことにより、そのフ
ラグに対応するコプロセッサ用命令をコプロセッサ中の
ファームウェアで処理せずにシャドウメモリに予め記憶
させたプログラムを使用してメインプロセッサでシミュ
レートすることができ、コプロセッサにおけるファーム
ウェアのバグ修正や機能変更をそのファームウェア自体
を変更することなく容易に行うことができる効果がある
。

また、外付スイッチを設けず、常にソフトフラグをチェ
ックする構成にすれば、コプロセッサのファームウェア
の誤りが後に修正されて誤りが全く無くなった場合にお
けるオーバーヘッドが大きくなるが、本発明のように外
付スイッチを設ければ、誤りが全て無くなったときソフ
トフラグを一切チェックする必要がなくなり、性能低下
を極僅かにすることができる。よって、コプロセッサの
ファームウェアのバグ等の修正後、第１図の処理５１２
、Ｓ１３等のチェックルーチンを削除する必要がなくコ
プロセッサのファームウェアの評価期間を短縮すること
ができる効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例の処理の流れ図、第２図は本
発明を適用した情報処理装置の一例を示す要部ブロック
図および、 第３図は従来方式のブロック図である。 図において、 ｌ・・・メインプロセッサ １ａ・・・メインプロセッサのファームウェア２・・・
コプロセッサ ２ａ・・・コプロセッサのファームウェア３・・・シャ
ドウメモリ ３ａ・・・ＲＡＭ ３ｂ・・・ＲＯＭ ４・・・シャドウモードフラグ ５・・・バス（内部バス） ６・・・シャドウ移行要求 ７・・・スイッチ（外付スイッチ） ８・・・信号線 ９・・・ソフトフラグ

Claims (1)

1. 【特許請求の範囲】 各々ファームウェアで制御されるメインプロセッサとそ
   のコプロセッサとを有し且つシャドウメモリ方式を採用
   した情報処理装置において、前記コプロセッサのファー
   ムウェアにおける誤りの存在する部分によって処理され
   るコプロセッサ用命令の機能をシミュレートするプログ
   ラムを記憶させたシャドウメモリと、 前記コプロセッサのファームウェアの誤りの有無を示す
   外付スイッチと、 各コプロセッサ用命令に対応したソフトフラグとを設け
   、 前記コプロセッサは、前記メインプロセッサでフェッチ
   された命令が自己用の命令のとき先ず前記外付スイッチ
   の状態をファームウェアにて判定し、前記外付スイッチ
   がファームウェアに誤りが有ることを示す場合に限り、
   前記命令に対応するソフトフラグをファームウェアにて
   チェックし、所定の値であれば前記自己用の命令を処理
   することなく前記メインプロセッサに通知し、 前記メインプロセッサは前記通知を受けることによりシ
   ャドウモードに変更すると共に内部レジスタ類の退避を
   行った後、前記シャドウメモリの該当するプログラムを
   実行することにより前記コプロセッサの命令をシミュレ
   ートし、その後前記退避した内部レジスタ類の復元を行
   うと共にノーマルモードに変更して処理を続行すること
   を特徴とするコプロセッサの誤り修正方式。