JPS60117335A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野）　２ｎ 本発明は、情報処理装置に関し、特に性能を低下させず
にハードウェア量の削減が可能なマイクロプログラムに
よる先行制御型情報処理装置に関するものである。

〔発明の背景〕

情報処理装置の動作を高速化するために、先行制御が行
われているが、その場合、命令語を先読みするための命
令語読み出しレジスタのデータ長は、（命令語最大語長
）×（先読み語数＋１）だけ必要である・　１゜ すなわち、従来の先行制御型情報処理装置の命令バッフ
ァ・レジスタは、例えば、第１図に示すように単位命令
レジスタＩＲＩ−ＩＲ４で構成されている。第１図１お
いて、Ｌｌは最小命令語長、Ｌ２は記憶装置のデータ読
出し長、Ｌ３は最大命１令語長である。

このように、命令バッファ・レジスタの構成嬬、最小命
令語長Ｌ１のｎ倍（ここでｎは正の整数）。

のデータ長Ｌ２　（記憶装置のデータ読み出し長）。

を有するレジスタＩＲをＩ！数本備え、かつ命令づ。

ツファ・レジスタの全データ長は最大命令語長し３のｍ
倍（ここでｍは正の整数）の長さを有して。

いる（＃１図の場合は、ｎ−ｍ−２である）。。

これによって、最大命令語長し３の命令が連続した場合
でも、次の命令が命令バッファ・レジスタ。

内に格納されているため、先行制御が可能である。

しかし、最大命令語長Ｌ３の命令の使用頻度が低い情報
処理装置においては、命令バッファ・レジスタの全デー
タ長が最大命令語長Ｌ３の複数倍あっても、それより命
令語長が短かく、使用頻島　、の高い命令に対しては、
処理速度を向上させる効果は全くないため、命令バッフ
ァ・レジスタが十分に活用されていないという欠点があ
った。　。

〔発明の目的〕

本発明の目的は、このような従来の欠点を解埠するため
、ハードウェア量を低減して小型化、低価格化を図ると
ともに、使用頻度の低い命令語長の長い命令に対しても
性能を低下させない情報処理装置を提供することにある
。

〔発明の概要〕　９ 上記目的を達成するため、本発明の情報処理装置は、先
行制御のための複合の命令バッファ・レジスタと、該レ
ジスタへの次命令格納位置を指示するポインタと、該レ
ジスタからの読み出し位置を指示するポインタとを有す
る情報処理装置において、上記命令バッファ・レジスタ
から現在命令および後続命令の読み出し位置を指示する
各ボイ・ンタと、該後続命令読み出し位置を示すポイン
タの値および上記次命令格納位置を指示するポインタの
値を比較して、次の命令を命令バッファ・−ジスタに読
み出せるか否かを判別する手段と、上記判別手段により
、次の命令の読み出しをキャンセルするか否か決定し、
かつ次の命令が分岐命令のときには無条件で読み出すこ
とを指示する制御手段とを有することに特徴がある。　
Ｉ５〔発明の実施例〕 以下、本発明の実施例を、図面により説明する。

第２図は、本発明が用いる命令バッファ・レジスタの構
成図であり、第３図は本発明の一実施例を示す情報処理
装置のブロック図である。　９　゛本実施例では、第２
図に示すようにミ最小命令語長Ｌｌが２バイト、命令読
み出し語長Ｌ２が４バイト、最大命令語長が８バイト、
命令バッファレジスタの全データ長が１２バイトの命令
バッファ・レジスタを用いる。この場合には、第１図の
従来の命令バッファ・レジスタに比べてハードウェア量
は１／４たけ削減されている。

第３図には、第２図の命令バッファ・レジスタ２が設け
られている。第３図において、１は主記憶装置、３は命
令セレクタ、養は命令解析レジスタ、５は命令語長デ□
コーダ、６．８はいずれも演算器、７は次命令の格納位
置ポインタ、９は先頭位置を示す後続命令読み出し位置
ポインタ、１０は先頭位置を示す現在命令読み出し位置
ポイン＝、１１はマイクロ命令レジスタ、１２は主記憶
装−制御回路、１３は命令読み出し抑止条件回路である
Ｏ 先ず、命令バッファ・レジスタ２は、命令格納ポインタ
７が示す位置に、主記憶装置１から読メ出された２命令
（現在命令、後続命令）を格納する。命令格納ポインタ
７は、２ビツトて構成されるので、′００”、０１”、
１０”により命令バッファ・レジスタ２０３つの命位格
納位置（Ｌ２単位）を指定できる（ここでは、”　１１
”は使用されない）。　５ そして、命令バッファ・レジスタ２に命令が格納された
後、演算器６によりｌを加算して格納位置を更新する。

この場合、演算器６は１加算回路であって、加算結果が
“１１°′となったときには。

００”を出力するようになっている。　１゜命令セレク
タ３は、現在命令位置ポインタＩＱと、後続命令位置ポ
インタ９によって指定された命令バッファ・レジスタ２
内の命令をそれぞれ選択し、各命令語を順次取り出して
次段の命令解析レジスタ養に格納する。命令が命令解析
レジス冬養に格納されると、命令語長デコーダ５は、命
令解析レジスタ養の命令語長ビットをデコードし、。

後続命令の命令語長を生成して加算器８に送出するＯ 後続命令位置ポインタ９は、３ビツトて構成もれ、マイ
クロ命令が次の命令語を実行するとき、・演算器８によ
り命令語長デコーダδで生成した後続命令の命令語長を
加算して、その結果を後続命令位置ポインタ９に出力す
る。これに先立って、。

後続命令位置ポインタ９に格納されている内容を、現在
命令位置ポインタ１０に移すと同時に、加算器８の他の
入力として加える。

後続命令位置ポインタは、”ｏｏｏ”、’００１”、。

０１０”、′０１１”、”１００”、”　１０１”によ
り、命令バッファ・レジスタ２の６つの命令格納位置。

（Ｌｌ単位）を指定できる（ここでは、１１〇−”Ｉｌ
ｌ”は使用されないので、演算器８は、加算結果が°’
１１０”となったときには、”ｏｏｏ”を出力スル）。

この場合、３ビツトのうちの上位２ビツトが実線で区切
られたし２単位の位置を示し、１゜下位１ビツトが点線
で区切られたＬｌ単位の前か後の位置を示している。

主記憶装置１は、１つのアドレスに４バイト　。

（３２ビツト）単位で格納されているが、命令や単位と
しては２バイト（１６ビツト）、４バイト０ （３２ビツト）および８バイト　（６４ビツト）の種類
があるのて、主記憶装置１から現在命令とともに後続命
令を先読みする場合、命令バッファ・。

レジスタ２に２つの命令がすべて格納されるときと、後
続命令の一部のみしか格納されないで、残りの部分が主
記憶装置ｌにまだ格納されているときがある。

本実施例では、（１）すでに先読みした命令がすベテ命
令バッファ・レジスタ２に格納されていて、。

その後続命令を実行する場合（通常のステップ會、今の
とき）と、（Ｉｔ）先読みした命令がすべて格納されて
いても、・その命令をキャンセルして同じ位置に新たに
読み出しを行う場合（次の命令が分岐命令のとき）と、
（ｉｌＤ先読みされる命令が命令バッフ。

ア・レジスタ２にすべて格納できないので、現有１命令
をマイクロ命令が実行している間に、現在命令の位置に
後続命令を読み込んだ後、後続命令のアドレス計算を行
ってしまう場合（バッファ・ｋジスタ量が不足するとき
）のいずれにおいても、。

着しく性能を低下させずに実現することができる。

２）１ また、第３図においては、マイクロ命令により先行制御
が行われており、通常、無条件分岐の場合には、マイク
ロ命令レジスタ１１のアドレス部を制御記憶アドレス・
レジスタに移すとともに、マイクロ命令レジスタ１１の
特定の１ビツトを分１岐指定ビットとしてＭ　Ｏ１１ま
たは°ｌ　］、　ＩＩをセットする。

条件付き分岐の場合には、分岐テストの結果、条件が成
立したときマイクロ命令レジスタ１１のアドレス部を制
御記憶アドレス・レジスタに移し、また条件が不成立な
らば制御記憶アドレス・しν。

スタの内容を＋１して正常ステップの制御に移る。。

記憶装置制菌回路１２は、マイクロ命令レジスタ１１の
命令読出し制御部Ａの１ビツトが°゛Ｏ”のとき、無条
件に主記憶装置１より命令読み出しを行うように制御す
る（分岐命令の場合）。この等１イクロ命令の指示を、
ＩＦｌ　（命令フェッチ１）。

と呼ぶことにする。また、マイクロ命令レジスタ。

１１の命令読出し制御部Ａの１ビツトが１”のとき、命
令読出し抑止条件回路１３の出力がパ０′″の場合には
命令読み出しを行い、”１°′の場合には命令読み出し
をキャンセルする制御を行う。上記のようなキャンセル
を行うマイクロ命令の指示を、・ＩＦ２（命令フェッチ
２）と呼ぶことにする。・命令読出し抑止条件回路１３
は、命令格納ポインタ７の２ビツトと後続命令位置ポイ
ンタ９の３゜ビットのうちの上位２ビツトを比較し、一
致しているとき°ｌ″を出力し、それ以外のときＯＩＩ
を出力する。ここで、命令読出し抑止条件回路１３の出
力が１”のときとは、すでに後続命令が格納されている
位置に、次の命令読出しの格納位置が１゜致しているこ
とを意味する。つまり、マイクロ命令がＩＦＩを指示し
たときは、後続命令が格納されている位置に次の命令語
を格納することをキャンセルし、新たに格納された命令
（例えばブランチ命令等）より実行することを意味する
。また、ｌ−。

マイクロ命令がＩＦ２を指示したときは、後続命令が格
納されている位置に、次の命令語を格納することをキャ
ンセルして、すでに格納されている上記後続命令より実
行することを意味している。

第４図は、第３図の動作を制御するマイクロプログラム
のフローチャートである。

先ず、先頭の命令を読み出すため、マイクロ命令は命令
アドレスをアドレス・レジスタ（図示省略）にセットし
、ＩＦｌを３回指示する（Ｌ２２部の命令バッファ・レ
ジスタが３個存在するため１、ステップ１．０１．１０
２）。このとき、命令格納ポインタ７はアドレス・レジ
スタがセットされたとき００１′とし、命令バッファ・
レジスタ２の先頭より命令語を順次格納する（ステップ
１０３）。

また、後続命令ポインタ９は、命令アドレスが偶。

数のとき０００”を、奇数のとき”００１　’″をそれ
ぞれセットする（ステップ１０４）。命令が命令バッフ
ァ・レジスタ２に読み出されて格納された後、マイクロ
命令は命令コード・ブランチを指示し、命令、を実現す
るマイクロ命令の先頭マイクドアドレスにブランチする
（ステップ１０６）。なお、命令コード・ブランチの前
に、命令セレクタ３は後続命令位置ポインタ９が示す位
置より命令を読み出し、命令解析レジスタ養に格納する
（ステップ１０５）。命令語長デコーダ５は、命令叩１
１（１１） 長をデコードし、演算器８に命令語長を出力することに
より、演算器８は前にセットされている後続命令位置ポ
インタ９の内容と命令語長を加算する　（ステップ１０
７）。後続命令位置ポインタ９は、マイクロ命令が命令
コード・ブランチを指示したとき、この加算結果を格納
する（ステップ１０８）。これと同時に、現在命令位置
ポインタ１゜Ｏは、前の後続命令位置ポインタ９の内容
を格納する（ステップ１０９）。命令コード・ブランチ
した先のマイクロ命令は、その命令語長にしだ力ｈ１っ
て、ＩＦＩ、ＩＦ５を次のとおりに指示するとともに、
現在の命令を実行する指示を行う（ステップ１１０）。

（１）命令語長が２バイトまたは４バイトのとき、ＩＦ
２を１回指示する（ステップ１１２）。すな。

わち、すでに格納されている後続命令が最大語屑Ｌ３で
あっても、４バイト以下ならば次の命令を格納できるか
らである。

（ＩＩ）命令語長が６バイトまたは８バイトのとき、Ｉ
ＦＩとＩＦ５をそれぞれ１回ずつ指示する（スコ１（ ０２） テップ１１３）。すなわち、すでに格納されている後続
命令が４バイト長以下のときは、残りのレジスタに読み
出して格納できるのでＩＦＩを発行し、６バイト長以上
のときには残りのレジスタに格納できないのでＩＦ２を
発行して、次の読み出しをキャンセルできるようにする
。

仙）命令語長によらず、分岐命令のときには、ＩＦｌを
３回指示する（ステップ１１４）。この場合には、無条
件で分岐先の命令を読み出して格納しそれを実行する。

３回指示するのは、Ｌ２２部１の命令バッファ・レジス
タが３個あるがらである。

マイクロ命令が現在の命令を実行する場合ｆ、。

命令解析レジスタ牛の内容を参照しなくなったとき、つ
まり次の命令語長がレジスタの残りの部分より大のため
、次の命令が読み出せないときにす１、ＩＦＩまたはＩ
Ｆ２を指示し、後続命令のオペランド・アドレス計算、
オペランド読み出しを指示する（ステップ１１５）。こ
の場合、後続命令はＩＦ５を指示しているため、次の命
令読み出しにより破壊されることなく、先行アドレス計
算歯用１によって、命令セレクタ３は後続命令位置ポイ
ンタ９が示す位置より命令バッファ・レジスタ２内の後
続命令を命令解析レジスタ牛に格納し、後続命令のオペ
ランド・アドレス計算を行い、計算されたアドレスにし
たがってオペランドを読み出す。

ここで、現在命令が２バイト長のときには、命令読み出
しの終了を待たずに、後続命令の先行オづランド・アド
レス計算が可能であるが、現在命令が４バイト長で、か
つ後続命令が６バイト長以上のとき、命令バッファ・レ
ジスタ２には命令の１部しか格納されていないため、命
令読み出しの終了を待って、後続命令の先行オペランド
・アトにス計算を行う（ステップ１１６）。

現在命令が６バイト長、８バイト長の場合も、。

前と同じようすして、後続命令が命令バッファ・５ レジスタ２に一部しか格納されていないとき、命令読み
出しの終了を待って、後続命令の先行オブランド・アド
レス計算を行う。

上記の後続命令が一部しか格納されていない場合に、命
令読み出しの終了を待つ間、マイクロ命令は現在の命令
を実行することにより、実待ち時間の域少を図る。

このように、本実施例では、命令バッファ・レジスタの
全データ長を短くして、コスト低下を図り、命令語長が
短かい命令に対しては高速動作させる一方、命令語長の
長い命令が連続した場合にも、それほど性能を低下させ
ることなく命令を実行することができる。

〔発明の効果〕

以上ｉｆｆ明したように、本発明によねば、命令ノ＋ｊ
ツファ・レジスタの全データ長を、最大命令語のｍ倍（
例えば２倍）より短かく、かつ命令読み出し長のｎ倍（
例えば３倍）のデータ長にすることができるので、ハー
ドウェア量が削減される結果、小型化、低価格化が可能
となり、しかも、従来（比べて性能の低下を避けること
ができる。

【図面の簡単な説明】

第１図は従来における命令バッファ・レジス叱の構成図
、第２図は本発明における命令バッファ・レジスタの構
成図、第３図は本発明の一実施例奪。 Ｃｌ３） 示す情報処理装置の要部ブロック図、第４図は第３図の
制御を行うマイクｐプ四グラムの動作フ資−チヤードで
ある。 １：主記憶装置、２：命令バッファ・レジスタ、３：命
令セレクタ、４：命令解析レジスタ、５：。 命令語長デコーダ、６ｔ８：演算器、７：命令格納ポイ
ンタ、９：現在命令位置ポインタ、１ｏ：後続命令位置
ポインタ、１１：マイクロ命令レジスタ、１２：配憶装
置制御回路、１３：命令読み出し抑止条件回路。　１゜ ｅ

Claims (1)

【特許請求の範囲】
1. （１）先行制御のための複数の命令バッファ・レジスタ
   と、該レジスタへの次命令格納位置を指示するポインタ
   と、該レジスタからの読み出し位置を指示するポインタ
   とを有する情報処理装置において、上記命令バッファ・
   レジスタから現在命令および後続命令の読み出し位置を
   指示する各ポインタと、該後続命令読み出し位置を示す
   ポインタの値および上記次命令格納位置を指示するポイ
   ンタの値を比較して、次の命令を命令バッファ・レジス
   タに読み出せるか否かを判別する手段と、上記判別手段
   により、次の命令の読み出しをキャン囃ルするか否か決
   定し、かつ次の命令が分妓命令のときには無条件で読み
   出すことを指示する制御手段とを有することを特徴とす
   る情報処理装置。。