KR920003153A - 2개의 명령을 병렬디코드할 수 있는 마이크로프로세서 - Google Patents

2개의 명령을 병렬디코드할 수 있는 마이크로프로세서 Download PDF

Info

Publication number
KR920003153A
KR920003153A KR1019910012236A KR910012236A KR920003153A KR 920003153 A KR920003153 A KR 920003153A KR 1019910012236 A KR1019910012236 A KR 1019910012236A KR 910012236 A KR910012236 A KR 910012236A KR 920003153 A KR920003153 A KR 920003153A
Authority
KR
South Korea
Prior art keywords
command
decoder
output
instruction
result
Prior art date
Application number
KR1019910012236A
Other languages
English (en)
Other versions
KR100233897B1 (ko
Inventor
스스무 나리따
후미오 아라까와
데쯔히꼬 오까다
구니오 우찌야마
Original Assignee
가나이 쯔도무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔도무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔도무
Publication of KR920003153A publication Critical patent/KR920003153A/ko
Application granted granted Critical
Publication of KR100233897B1 publication Critical patent/KR100233897B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

2개의 명령을 병렬디코드할 수 있는 마이크로프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 마이크로프로세서의 블럭도.
제2도는 본 실시예의 마이크로프로세서가 갖는 가변길이 명령세트의 6종류의 명령길이를 도시한 도면.
제3도는 본 실시예의 명령세트에서의 메모리상의 명령의 열의 1에를 도시한 도면.

Claims (4)

  1. 소정의 비트록의 명령길이의 제1 및 제2의 명령을 마이크로프로세서의외부로부터 폐치하고, 적어도 상기 소정비트폭의 2배의 비트폭을 갖는 출력선에 상기 제1 및 제2의 명령을병행하게 출려하는 페치유닛, 그 입력에 상기 페치유닛의 상기 출력선의 상기 제1의 명령이 공급되는 제1의 명령디코더, 그 입력에 상기 페치유닛의 상기 출력선의 상기 제2의 명령이 공급되는 제2의 명령디코더, 상기 제1의 명령디코더의 디코드결과와 상기 제2의 명령디코더의 디코드결과가 공급되는 제어부 및 상기 제어부에서의 출력에 응답하는 명령실행부를 포함하고 상기 소정비트폭의 2배의 비트폭을 적어도 갖는 출력선에서 상기 소정의 명령길이와 상기 제1의 명령이 출력되는 조건에서 상기 제어부는 상기 제1의 명령디코더의 상기 디코드결과중의 이 조건성립의 정보에 응답해서 상기 제2의 명령디코더의 상기 디코드 결과를 유효로 하고, 그 결과라 상기 명령실행부는 상기 제어부의 출력에 전달되는상기 제1과 제2의 명령 디코더의 상기 디코드 결과에 응답해서 상기 제1의 명령과 상기 제2의 명령을 병렬로 실행하고, 한편 상기 패치유닛의 상기 출력선에서 상기 소정의 비트폭과 다른 명령길이의 명령이 출력되는 다른 조건에서 상기 제어부는 제1의 디코더의 상기 디코드 결과중의 이 밖의 조건성립의 정보에 응답해서 상기 제2의 디코더의 상기 디코드결과를 무효화하고, 그 결과 상기 명령실행부는 상기 제어부의 출력에 전달되는 상기 제1의 명령디코더의 상기 더코드결과에 응답해서 상기 제1의명령을 실행하는 마이크로프로세서.
  2. 특허청구의 범위 제1항에 있어서 상기 제어부가 상기 제2의 디코더의 디코드결과를 뮤효화할때, 이무요화된 상기 제2의 디코더의 디코드결과의 비트위치에 대응한 상기 페치유닛의 상기 출력선의 비트정보에 응답해서 상기 명령실행부는 오퍼랜드의 어드레스를 결정하는 마이크로프로세서.
  3. 특허청구의 범위 제1항에 있어서 상기 소정의 비트폭이 최단 명령길이인 마이크로프로세서.
  4. 특허청구의 범위 제1항에 있어서 상기 제어부는 셀렉터를 포함하고 이 셀렉터의 한쪽의 입력과 다른쪽의 입력에는 상기 제2의 명령디코더의 디코드결과와 불생행 지시명령이 각각 공급되고, 상기 셀렉터의 제어입력에는 상기 조건성립 및 상기 다른조건성립을 나타내는 정보가 공급되고, 상기 조건성립시에는 상기 셀렉터의 출력에 상기 제2의 명령디코더의 디코드결과가 전달되고, 상기 다른조건성립에는 상기 셀렉터의 출력에 상기 불실행 지시명령이 전달되고, 상기 셀렉터의 상기 출력은 상기 명령실행부에 공급되는 마이크로프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910012236A 1990-07-20 1991-07-18 2개의 명령을 병렬 디코드 할수 있는 마이크로프로세서 KR100233897B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-190661 1990-07-20
JP2190661A JP2834289B2 (ja) 1990-07-20 1990-07-20 マイクロプロセッサ

Publications (2)

Publication Number Publication Date
KR920003153A true KR920003153A (ko) 1992-02-29
KR100233897B1 KR100233897B1 (ko) 1999-12-15

Family

ID=16261802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012236A KR100233897B1 (ko) 1990-07-20 1991-07-18 2개의 명령을 병렬 디코드 할수 있는 마이크로프로세서

Country Status (5)

Country Link
US (1) US5408625A (ko)
EP (1) EP0467152B1 (ko)
JP (1) JP2834289B2 (ko)
KR (1) KR100233897B1 (ko)
DE (1) DE69133134D1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651984A (ja) * 1992-06-05 1994-02-25 Hitachi Ltd マイクロプロセッサ
US5859994A (en) * 1992-08-10 1999-01-12 Intel Corporation Apparatus and method for modifying instruction length decoding in a computer processor
WO1994008287A1 (en) * 1992-09-29 1994-04-14 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5485629A (en) * 1993-01-22 1996-01-16 Intel Corporation Method and apparatus for executing control flow instructions in a control flow pipeline in parallel with arithmetic instructions being executed in arithmetic pipelines
US5717908A (en) * 1993-02-25 1998-02-10 Intel Corporation Pattern recognition system using a four address arithmetic logic unit
US5825921A (en) * 1993-03-19 1998-10-20 Intel Corporation Memory transfer apparatus and method useful within a pattern recognition system
US5819057A (en) * 1995-01-25 1998-10-06 Advanced Micro Devices, Inc. Superscalar microprocessor including an instruction alignment unit with limited dispatch to decode units
US5991869A (en) * 1995-04-12 1999-11-23 Advanced Micro Devices, Inc. Superscalar microprocessor including a high speed instruction alignment unit
US5822778A (en) * 1995-06-07 1998-10-13 Advanced Micro Devices, Inc. Microprocessor and method of using a segment override prefix instruction field to expand the register file
US5768574A (en) * 1995-06-07 1998-06-16 Advanced Micro Devices, Inc. Microprocessor using an instruction field to expand the condition flags and a computer system employing the microprocessor
US5680578A (en) * 1995-06-07 1997-10-21 Advanced Micro Devices, Inc. Microprocessor using an instruction field to specify expanded functionality and a computer system employing same
US5845323A (en) * 1995-08-31 1998-12-01 Advanced Micro Devices, Inc. Way prediction structure for predicting the way of a cache in which an access hits, thereby speeding cache access time
US5819056A (en) * 1995-10-06 1998-10-06 Advanced Micro Devices, Inc. Instruction buffer organization method and system
DE69629484D1 (de) * 1995-10-06 2003-09-18 Advanced Micro Devices Inc Befehlsvordekodierung und dekodierung mehrerer befehle
US5809273A (en) * 1996-01-26 1998-09-15 Advanced Micro Devices, Inc. Instruction predecode and multiple instruction decode
US5864704A (en) * 1995-10-10 1999-01-26 Chromatic Research, Inc. Multimedia processor using variable length instructions with opcode specification of source operand as result of prior instruction
US5768553A (en) * 1995-10-30 1998-06-16 Advanced Micro Devices, Inc. Microprocessor using an instruction field to define DSP instructions
US5819080A (en) * 1996-01-02 1998-10-06 Advanced Micro Devices, Inc. Microprocessor using an instruction field to specify condition flags for use with branch instructions and a computer system employing the microprocessor
EP0896700A1 (en) * 1996-05-01 1999-02-17 Advanced Micro Devices, Inc. Superscalar microprocessor including a high performance instruction alignment unit
JPH1011289A (ja) * 1996-06-19 1998-01-16 Mitsubishi Electric Corp 並列処理プロセッサにおける命令数拡張方法および並列処理プロセッサ
JP2000515275A (ja) * 1996-07-16 2000-11-14 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 高速命令整列ユニットを含むスーパースカラマイクロプロセッサ
WO1998020421A1 (en) * 1996-11-04 1998-05-14 Advanced Micro Devices, Inc. A way prediction structure
US6230259B1 (en) 1997-10-31 2001-05-08 Advanced Micro Devices, Inc. Transparent extended state save
US6157996A (en) * 1997-11-13 2000-12-05 Advanced Micro Devices, Inc. Processor programably configurable to execute enhanced variable byte length instructions including predicated execution, three operand addressing, and increased register space
US6016533A (en) * 1997-12-16 2000-01-18 Advanced Micro Devices, Inc. Way prediction logic for cache array
US6324639B1 (en) 1998-03-30 2001-11-27 Matsushita Electric Industrial Co., Ltd. Instruction converting apparatus using parallel execution code
US6742110B2 (en) 1998-10-06 2004-05-25 Texas Instruments Incorporated Preventing the execution of a set of instructions in parallel based on an indication that the instructions were erroneously pre-coded for parallel execution
DE69840406D1 (de) * 1998-10-06 2009-02-12 Texas Instruments Inc Überprüfung von Befehlsparallelismus
US6178496B1 (en) 1999-02-17 2001-01-23 Motorola, Inc. System for converting instructions, and method therefore
US6820189B1 (en) * 1999-05-12 2004-11-16 Analog Devices, Inc. Computation core executing multiple operation DSP instructions and micro-controller instructions of shorter length without performing switch operation
US6877084B1 (en) 2000-08-09 2005-04-05 Advanced Micro Devices, Inc. Central processing unit (CPU) accessing an extended register set in an extended register mode
US6981132B2 (en) 2000-08-09 2005-12-27 Advanced Micro Devices, Inc. Uniform register addressing using prefix byte
US7500240B2 (en) * 2002-01-15 2009-03-03 Intel Corporation Apparatus and method for scheduling threads in multi-threading processors
US7227994B2 (en) * 2003-03-20 2007-06-05 International Business Machines Corporation Method and apparatus for imbedded pattern recognition using dual alternating pointers
US7366352B2 (en) * 2003-03-20 2008-04-29 International Business Machines Corporation Method and apparatus for performing fast closest match in pattern recognition
US7117290B2 (en) 2003-09-03 2006-10-03 Advanced Micro Devices, Inc. MicroTLB and micro tag for reducing power in a processor
US7707389B2 (en) * 2003-10-31 2010-04-27 Mips Technologies, Inc. Multi-ISA instruction fetch unit for a processor, and applications thereof
US7587579B2 (en) * 2004-12-28 2009-09-08 Ceva D.S.P. Ltd. Processor core interface for providing external hardware modules with access to registers of the core and methods thereof
CN100543669C (zh) * 2005-04-22 2009-09-23 Mips技术公司 用于对指令进行再编码的方法与装置
US9304773B2 (en) * 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor
US9710277B2 (en) * 2010-09-24 2017-07-18 Intel Corporation Processor power management based on class and content of instructions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL149925C (ko) * 1968-10-25 1976-06-15
USRE32493E (en) * 1980-05-19 1987-09-01 Hitachi, Ltd. Data processing unit with pipelined operands
JPS6224326A (ja) * 1985-07-24 1987-02-02 Hitachi Ltd デ−タ処理装置
JPH0760383B2 (ja) * 1987-03-31 1995-06-28 株式会社東芝 プロセツサ
EP0354740B1 (en) * 1988-08-09 1996-06-19 Matsushita Electric Industrial Co., Ltd. Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction
US5202967A (en) * 1988-08-09 1993-04-13 Matsushita Electric Industrial Co., Ltd. Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction
US5148528A (en) * 1989-02-03 1992-09-15 Digital Equipment Corporation Method and apparatus for simultaneously decoding three operands in a variable length instruction when one of the operands is also of variable length

Also Published As

Publication number Publication date
JP2834289B2 (ja) 1998-12-09
EP0467152B1 (en) 2002-10-16
EP0467152A3 (en) 1993-05-05
KR100233897B1 (ko) 1999-12-15
US5408625A (en) 1995-04-18
JPH0477925A (ja) 1992-03-12
DE69133134D1 (de) 2002-11-21
EP0467152A2 (en) 1992-01-22

Similar Documents

Publication Publication Date Title
KR920003153A (ko) 2개의 명령을 병렬디코드할 수 있는 마이크로프로세서
KR920004964A (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
KR930018368A (ko) 롬(rom) 용량을 저감한 데이타 프로세서
KR870004366A (ko) 데이터 처리 시스템
KR960038602A (ko) 파이프라인 처리기
KR910700497A (ko) 마이크로 프로세서
SE9704475D0 (sv) An instruction decoder
KR950033761A (ko) Rom 프로그램 변경기능을 가진 마이크로컴퓨터
KR950009474A (ko) 디지탈신호처리프로세서 및 그것에 관한 컨디션코드를 갱신하지 않는 조건을 갖는 데이타조작방법
KR900006853A (ko) 마이크로 프로세서
KR870001517A (ko) 데이터 처리 장치
KR950009454A (ko) 다중 실행 장치 처리 시스템 상태의 선택적 저장방법 및 시스템
EP0229734A3 (en) Microprogram control device
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR890010693A (ko) 고속처리에 적합한 데이타 처리장치
KR960042329A (ko) 프로그램의 코드크기의 축소화를 지원하는 마이크로 프로세서
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR910008565A (ko) 분기 제어 회로
KR970049565A (ko) 플래쉬 메모리의 재프로그램 장치 및 그 방법
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR900010552A (ko) 명령을 페치(fetch)하기 위한 제어 시스템
KR880011657A (ko) 마이크로프로세서
KR880011659A (ko) 마이크로프로그램 처리장치
KR930001061A (ko) 마이크로 컴퓨터
KR880003243A (ko) 마이크로 프로세서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20040830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee