KR930001061A - 마이크로 컴퓨터 - Google Patents

마이크로 컴퓨터 Download PDF

Info

Publication number
KR930001061A
KR930001061A KR1019920009768A KR920009768A KR930001061A KR 930001061 A KR930001061 A KR 930001061A KR 1019920009768 A KR1019920009768 A KR 1019920009768A KR 920009768 A KR920009768 A KR 920009768A KR 930001061 A KR930001061 A KR 930001061A
Authority
KR
South Korea
Prior art keywords
command
arithmetic
test mode
microcomputer
control
Prior art date
Application number
KR1019920009768A
Other languages
English (en)
Other versions
KR940011040B1 (ko
Inventor
히로시 가쯔따
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼 가이샤 filed Critical 세끼모또 다다히로
Publication of KR930001061A publication Critical patent/KR930001061A/ko
Application granted granted Critical
Publication of KR940011040B1 publication Critical patent/KR940011040B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음

Description

마이크로컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제 1 실시예에 따라 테스트 모드 스위칭 기능이 제공된 마이크로컴퓨터의 구성을 나타내는 블럭 다이어그램.
제 2 도는 마이크로 어드레스 발생기의 한가지 구성예를 나타내는 도식적 다이어그램.
제 3 도는 상기 제 1 실시예의 내부 레지스터 가산 명령에 의해 수행된 마이크로프로그램의 동작을 설명하는 플로챠트도.
제 4 도는 상기 제 1 실시예에 따른 테스트 모드에서의 동작 플로챠트도.
제 5 도는 본 발명의 제 2 실시예에 따라 테스트 모드 스위칭 기능이 제공된 마이크로컴퓨터의 한가지를 나타내는 블럭 다이어그램.
제 6 도는 상기 제 2 실시예에 따른 명령 레지스터의 특별한 구성예를 나타내는 도식적 다이어그램.
제 7 도는 상기 제 2 실시예에 따른 테스트 모드에서의 동작 플로챠트도.
* 도면의 주요부분에 대한 부호의 설명
10 : 실행 콘트롤러 12 : 명령 레지스터
13 : 콘트롤 저장 유니트 PC : 프로그램 카운터
PSW : 프로그램 상태 워드 ALU : 산술-논리 연산 유니트

Claims (6)

  1. 테스트 모드 스위칭 기능이 갖춰진 마이크로컴퓨터에 있어서, 산술 및 논리 연산을 위한 연산 수단과, 마이크로프로그램을 사용하여 상기 연산 수단의 동작을 제어하는 실행 제어 수단과, 내부 버스를 거쳐서 상기 연산 수단 및 상기 실행 제어 수단과 입력 또는 출력의 여러 명령 및 프로세싱 데이타에 결합된 버스 제어 수단과, 테스트 모드의 스위칭을 제어하는 테스트 모드 제어 수단을 포함하며, 상기 실행 제어 수단은 마이크로프로그램을 저장하도록 제어 저장 유니트, 실행될 명령의 명령 코드를 저장하도록 명령 레지스터 및 상기 명령 레지스터에 의해 주어진 명령 코드의 값에 따라서 상기 제어 저장 유니트의 어드레스를 발생하도록 마이크로 어드레스 발생 수단이 제공되며, 상기 마이크로 어드레스 발생 수단은 상기 제어 저장 유니트의 상기 내부 버스로부터 상기 연산 수단을 분리하는 마이크로 명령을 실행하도록 특정 어드레스 데이타를 발생하는 수단을 갖는 마이크로컴퓨터.
  2. 제 1 항에 있어서, 상기 특정 어드레스 데이타에 의해서 실행된 상기 마이크로 명령이 상기 실행 제어 유니트로부터 상기 연산 수단으로 향하는 제어 신호를 비활성화 시키는 마이크로컴퓨터.
  3. 제 1 항에 있어서, 상기 마이크로 어드레스 발생 수단은 상기 명령 레지스터로부터 명령 코드를 해독하도록 명령 디코더, 발생된 어드레스에 포함된 비트의 수에 상응하는 수의 게이트 회로를 포함하고, 상기 명령 디코더의 출력은 상기 게이트 회로의 한 단에 있는 입력 단자로 입력하고 상기 테스트 모드 신호는 상기 게이트 회로의 타단에 있는 입력 단자로 입력하는 마이크로컴퓨터.
  4. 테스트 모드 스위칭 기능이 갖춰진 마이크로컴퓨터에 있어서, 산술 및 논리 연산을 위한 연산 수단과, 마이크로프로그램을 사용하여 상기 연산 수단의 연산을 제어하는 실행 제어 수단과, 내부 버스를 거쳐서 상기 연산 수단 및 상기 실행 제어 수단과 입력 또는 출력의 여러 명령 및 처리 데이타에 접속된 버스 제어수단과, 테스트 모드의 스위칭을 제어하는 테스트 모드 제어 수단을 포함하며, 상기 실행 제어 수단은 마이크로프로그램을 저장하는 제어 저장 유니트와, 실행될 명령의 명령 코드를 저장는 명령 레지스터와, 상기 명령 레지스터에 의해서 주어진 명령 코드의 값에 따라서 상기 제어 저장 유니트의 어드레스를 발생하는 마이크로 어드레스 발생 수단이 갖춰져 있으며, 상기 명령 레지스터는 상기 테스트 모드 제어 수단으로 부터의 테스트 모드 선언 신호에 의한 상기 내부 버스로부터 상기 연산 수단을 분리하는 마이크로 명령의 명령코드를 상기 마이크로 어드레스 발생 수단에 출력하기 위한 수단을 갖는 마이크로컴퓨터.
  5. 제 4 항에 있어서, 상기 명령 레지스터로부터의 상기 명령 코드 출력이 상기 실행 제어 유니트로부터 상기 연산 수단으로 향하는 제어 신호를 비활성화시키는 마이크로 명령에 대응하는 코드인 마이크로컴퓨터.
  6. 제 4 항에 있어서, 상기 명령 레지스터는 명령 코드에 포함된 비트 수에 상응하는 수의 플립-플롭을 갖고 상기 테스트 모드 신호를 상기 플립-플롭의 리셋 단자로 입력하는 마이크로컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009768A 1991-06-06 1992-06-05 마이크로컴퓨터 KR940011040B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3134540A JP2806075B2 (ja) 1991-06-06 1991-06-06 マイクロコンピュータ
JP91-134540 1991-06-06

Publications (2)

Publication Number Publication Date
KR930001061A true KR930001061A (ko) 1993-01-16
KR940011040B1 KR940011040B1 (ko) 1994-11-22

Family

ID=15130707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009768A KR940011040B1 (ko) 1991-06-06 1992-06-05 마이크로컴퓨터

Country Status (5)

Country Link
US (1) US5483638A (ko)
EP (1) EP0517269B1 (ko)
JP (1) JP2806075B2 (ko)
KR (1) KR940011040B1 (ko)
DE (1) DE69219515T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0877035A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 中央処理装置及びマイクロコンピュータ
WO1997008618A1 (en) * 1995-08-29 1997-03-06 International Business Machines Corporation Data processing apparatus and method for correcting faulty microcode
EP1132750B1 (de) * 2000-01-26 2008-06-11 Infineon Technologies AG Elektrische Schaltung und Verfahren zum Testen einer Schaltungskomponente der elektrischen Schaltung
US7035753B2 (en) * 2002-03-20 2006-04-25 Infineon Technologies Ag Method and apparatus for placing an integrated circuit into a default mode of operation
EP1388788B1 (en) 2002-08-08 2006-11-22 STMicroelectronics S.r.l. Built-in self test circuit for integrated circuits
CN113839967B (zh) * 2021-11-26 2022-02-15 深圳市聚慧合创信息技术有限公司 基于大数据技术的物联网设备欺诈防控系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145734A (en) * 1975-04-22 1979-03-20 Compagnie Honeywell Bull (Societe Anonyme) Method and apparatus for implementing the test of computer functional units
JPS6298437A (ja) * 1985-10-24 1987-05-07 Oki Electric Ind Co Ltd マイクロコンピユ−タ
JPH0821028B2 (ja) * 1986-04-23 1996-03-04 株式会社日立製作所 デ−タ処理装置
KR880014482A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 반도체 집적회로 장치
US5089951A (en) * 1987-11-05 1992-02-18 Kabushiki Kaisha Toshiba Microcomputer incorporating memory
JPH01224849A (ja) * 1988-03-03 1989-09-07 Nec Corp マイクロコンピュータ
US5228139A (en) * 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
JPH01320544A (ja) * 1988-06-22 1989-12-26 Toshiba Corp テスト容易化回路
JPH0399335A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
EP0517269A3 (en) 1993-07-21
DE69219515D1 (de) 1997-06-12
EP0517269B1 (en) 1997-05-07
JP2806075B2 (ja) 1998-09-30
KR940011040B1 (ko) 1994-11-22
JPH04359323A (ja) 1992-12-11
DE69219515T2 (de) 1997-12-11
EP0517269A2 (en) 1992-12-09
US5483638A (en) 1996-01-09

Similar Documents

Publication Publication Date Title
US6611909B1 (en) Method and apparatus for dynamically translating program instructions to microcode instructions
GB1097449A (en) A digital electronic computer system
GB1426748A (en) Small micro-programme data processing system employing multi- syllable micro instructions
KR890010673A (ko) 데이타 프로세서 및 그 처리제어방식
US5742801A (en) Microprocessor to which additional instructions are added and instructions addition method thereof
KR930001061A (ko) 마이크로 컴퓨터
KR930008605A (ko) 프로그래머블 콘트롤러
KR940004440A (ko) 데이타처리장치
KR940001268B1 (ko) 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서
JPH0454636A (ja) プロセッサ
JP2557629B2 (ja) 割込方式
JPH05216721A (ja) 電子計算機
KR970076252A (ko) 마이크로컴퓨터
KR920001331A (ko) 프로세서
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS60193046A (ja) 命令例外検出方式
KR870005304A (ko) 마이크로 콤퓨터용 펄스입출력 처리장치
JPS6235947A (ja) 制御装置
KR920013172A (ko) 디지탈 뉴럴 프로세서
Navabi et al. Computer Architecture
JPS6155731A (ja) コンデイシヨンコ−ド判定機能を備えるプロセツサ
JPH0619713B2 (ja) 論理型デ−タ処理装置
JPH04353927A (ja) マイクロ・プロセッサ
JPS6298427A (ja) 連想型マイクロ制御方式
JPS6144346B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee