JPS58191006A - プラント制御用中央処理装置 - Google Patents
プラント制御用中央処理装置Info
- Publication number
- JPS58191006A JPS58191006A JP7374982A JP7374982A JPS58191006A JP S58191006 A JPS58191006 A JP S58191006A JP 7374982 A JP7374982 A JP 7374982A JP 7374982 A JP7374982 A JP 7374982A JP S58191006 A JPS58191006 A JP S58191006A
- Authority
- JP
- Japan
- Prior art keywords
- control
- pol
- memory
- speed
- plant control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15105—Hardwired logic to accelerate, speed up execution of instructions
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、計算機応用システムにおけるプラント制御
で高速に演算を実行するプラント制御用中央処理装置に
関するものである。
で高速に演算を実行するプラント制御用中央処理装置に
関するものである。
従来この種の装置としてオ１図に示すものがあった。図
において、（ｌ）はこのブロック図の基本クロックを発
生する水晶振動子、（２）は（１）の水晶振動子を発振
さすだめのクロックコントロール、（３１け中央処理装
置の１チツプマイクロプロセツサ（以下μｍＰと略記す
る）、＋４１はμ−Ｐ１３１に発生する割込コントロー
ル、１６１１／′ｉプラントからの割シ込みライン、＋
６）＃ｉμｍＰ（３）のプログラムを収納するリードオ
ンリーメモリー、（７）は）−Ｐ２Ｓ５が演算処理する
時テンポラリ−メモリとして使用するランダムアクセス
メモリー、（８）はこの装置のシステムパスをコントロ
ールするシステムパスコントロール、 ＋９１はローカ
ルバス。
において、（ｌ）はこのブロック図の基本クロックを発
生する水晶振動子、（２）は（１）の水晶振動子を発振
さすだめのクロックコントロール、（３１け中央処理装
置の１チツプマイクロプロセツサ（以下μｍＰと略記す
る）、＋４１はμ−Ｐ１３１に発生する割込コントロー
ル、１６１１／′ｉプラントからの割シ込みライン、＋
６）＃ｉμｍＰ（３）のプログラムを収納するリードオ
ンリーメモリー、（７）は）−Ｐ２Ｓ５が演算処理する
時テンポラリ−メモリとして使用するランダムアクセス
メモリー、（８）はこの装置のシステムパスをコントロ
ールするシステムパスコントロール、 ＋９１はローカ
ルバス。
曲はシステムパスである。
オ１図の内容は一般に市販されている基板コンピュータ
の標準的なブロック図を示したものであって、水晶振動
子（１）をタロツクコントロール部（２）が発振さして
この中央処理装置の基本クロックを作る。また基本クロ
ックで動作する１チップ声−Ｐ（３）はすでに多種類が
市販されている。割゛シ込みコントロール（４）はプラ
ントからの割り込み請求に対してプライオリティ−を決
めたり、その結果をμ−Ｐ（３）に送ってμｍＰが割り
込み処理をするためのコントロールをする。
の標準的なブロック図を示したものであって、水晶振動
子（１）をタロツクコントロール部（２）が発振さして
この中央処理装置の基本クロックを作る。また基本クロ
ックで動作する１チップ声−Ｐ（３）はすでに多種類が
市販されている。割゛シ込みコントロール（４）はプラ
ントからの割り込み請求に対してプライオリティ−を決
めたり、その結果をμ−Ｐ（３）に送ってμｍＰが割り
込み処理をするためのコントロールをする。
ランダムアクセスメモリ（７）はμｍＰが各種演算ヲ実
行する時データを１時記憶したシする。
行する時データを１時記憶したシする。
システムパスコントロール（８）はシステムパス叫とロ
ーカルパス（９）の間に位置、シイのシステムパスをコ
ントロールする。
ーカルパス（９）の間に位置、シイのシステムパスをコ
ントロールする。
従来のディシイタル演算処理装置は以上のように構成さ
れている。ＰＯＬ（プラントコントロール用上位言語）
をμｍＰ（３）を命令で実現する時高速処理を要求され
ると、μ−Ｐの処理時間でスピードが制限され、ＰＯＬ
の種類によっては高速処理ができないなどの欠点がある
。
れている。ＰＯＬ（プラントコントロール用上位言語）
をμｍＰ（３）を命令で実現する時高速処理を要求され
ると、μ−Ｐの処理時間でスピードが制限され、ＰＯＬ
の種類によっては高速処理ができないなどの欠点がある
。
この発明は上記のような従来のもの、の欠点を除去する
ためになされたもので、高速論理演算回路を作り従来の
装置に付加することによりｐｏＬ命令が高速に処理でき
るプラント制御用中央処理装置を提供することを目的と
している＠以下この発明の一実施例を図について説明す
る 第２図において、１１）〜［０”は従来の装置と同じで
ある。
ためになされたもので、高速論理演算回路を作り従来の
装置に付加することによりｐｏＬ命令が高速に処理でき
るプラント制御用中央処理装置を提供することを目的と
している＠以下この発明の一実施例を図について説明す
る 第２図において、１１）〜［０”は従来の装置と同じで
ある。
（１１）はμｍＰ側と論理演算回路（６）の両方からア
クセスできる２ボートメモリ、Ｑ２Ｒ２ボートメモリを
コントロールする２ボートメモリコントロー ７Ｌ／
、 Ｑ３Ｈ！理演算回路０５１ （以下ＡＬ［Ｔと称す
。］ヲコントロールスルムＬＵコントロール。
クセスできる２ボートメモリ、Ｑ２Ｒ２ボートメモリを
コントロールする２ボートメモリコントロー ７Ｌ／
、 Ｑ３Ｈ！理演算回路０５１ （以下ＡＬ［Ｔと称す
。］ヲコントロールスルムＬＵコントロール。
ＩはＡ Ｌ Ｕ ＋１５１の命令を入れるマイクロＲＯ
Ｍ 。
Ｍ 。
（ＩＩＶｉＡＬＵ （１ｍとシステムパスコントロール
である。
である。
次に発明の詳細な説明をする。
オ邸図のｉｌ＋−αＱの声−ＰｇＫついては従来と同じ
１作をする。
１作をする。
ＰＯＬの実行に際しては数値演算をμｍ２部で。
傷運論理演算はＡＬＵ部で分担することにより。
プラントの制御に不可欠なビット操作命令のＫＩＬを高
速に実行することが可能となる。
速に実行することが可能となる。
ＡＡＬＬＵＵ、戸−のｒ防、６を丸Ａ８よよ〜うイにヶ
な。る〕。ググラ。
な。る〕。ググラ。
入っているＲＯＭＱ４１［対してそのアドレスを生成し
出力する。ＡＬＴＪＱ５１ｒ／ｉ−ｔイクロ命令の実行
部である。（Ｉｔｕ−ｔシステムパスｌｌＯに対して、
アドレスを出力した９、又、データをやりとりするパス
コントロールテする。
出力する。ＡＬＴＪＱ５１ｒ／ｉ−ｔイクロ命令の実行
部である。（Ｉｔｕ−ｔシステムパスｌｌＯに対して、
アドレスを出力した９、又、データをやりとりするパス
コントロールテする。
２ボートメモリ（ＩＩ） Ｉｒｉμ−Ｐ部とＡＬＵ部の
会話のためのメモリーである。この２ボートメモリを介
してμｍ２部はＡＬＵ雛で実行した処理結果を、又ＡＬ
Ｕｓは逆にμｍ２部で実行した処理結果を知ることがで
きる。これによりＰＯＬ命令実行に際して機能の分担が
可能になる。又。
会話のためのメモリーである。この２ボートメモリを介
してμｍ２部はＡＬＵ雛で実行した処理結果を、又ＡＬ
Ｕｓは逆にμｍ２部で実行した処理結果を知ることがで
きる。これによりＰＯＬ命令実行に際して機能の分担が
可能になる。又。
ＡＴ、＋Ｕ部は論理演算と加減算のみを処理するように
すると、かなり処理スピードを上げることができる。し
たがってプラント制御に合ったＰＯＬ命令を実行するこ
とができる。
すると、かなり処理スピードを上げることができる。し
たがってプラント制御に合ったＰＯＬ命令を実行するこ
とができる。
なお、上記実施例でｆｉＡＩｔＪ部を数個のブロック図
で示したが、この部分を１チツプＬＳＩに収納しても同
様の効果を奏する。
で示したが、この部分を１チツプＬＳＩに収納しても同
様の効果を奏する。
以上のように、この発明によれば、ＡＬＵ部にμｍ２部
でできない高速論理演算を実行させるようにしたので、
目ざす高速のビット操作命令をＰＯＬで実現できること
になる。
でできない高速論理演算を実行させるようにしたので、
目ざす高速のビット操作命令をＰＯＬで実現できること
になる。
第１図は従来のディタル演算処理装置を示すブロック図
、第２図はこの発明の一実施例を示すブロック図である
。 図において、 ：１１−−一水晶振動子、 ｆｉ＋ −
−−クロックコントロール、 ＋３１−−−μ−Ｐ 、
＋４１−−−割り込みコントロール、 ＋５１−−一
割り込みライン、 ＋６１−−−リードオンリーメモリ
、（７１−−−ランダムアクセスメモリー、 ＋８１−
−−システムパスコントロール、 ＋９１−−一ローカ
ルパス、（１σ−−−システムパス、（ＩＩｌ−−−２
ボートメモリ。 ０２１−−−ｓボートメモリコントロール、 ＋１３−
−−ＡＬＵコントロール、ａ菊−ｍ−マイクロＲＯＭ。 （１５１−−−ＡＬＵ、Ｑｌ−−−システムパスコント
ロール。 なお図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第１図 第２図 １／１
、第２図はこの発明の一実施例を示すブロック図である
。 図において、 ：１１−−一水晶振動子、 ｆｉ＋ −
−−クロックコントロール、 ＋３１−−−μ−Ｐ 、
＋４１−−−割り込みコントロール、 ＋５１−−一
割り込みライン、 ＋６１−−−リードオンリーメモリ
、（７１−−−ランダムアクセスメモリー、 ＋８１−
−−システムパスコントロール、 ＋９１−−一ローカ
ルパス、（１σ−−−システムパス、（ＩＩｌ−−−２
ボートメモリ。 ０２１−−−ｓボートメモリコントロール、 ＋１３−
−−ＡＬＵコントロール、ａ菊−ｍ−マイクロＲＯＭ。 （１５１−−−ＡＬＵ、Ｑｌ−−−システムパスコント
ロール。 なお図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第１図 第２図 １／１
Claims (1)
- 各種プラントをディタル演算処理により制御する装置の
中央処理装置において、１チップマイクロプロセッサ−
を使用し、ピット操作命令の処理を高速に実行する専用
の論理演算回路を設けたことを特徴とするプラント制御
用中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7374982A JPS58191006A (ja) | 1982-04-30 | 1982-04-30 | プラント制御用中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7374982A JPS58191006A (ja) | 1982-04-30 | 1982-04-30 | プラント制御用中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191006A true JPS58191006A (ja) | 1983-11-08 |
Family
ID=13527202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7374982A Pending JPS58191006A (ja) | 1982-04-30 | 1982-04-30 | プラント制御用中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191006A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5268340A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Data processing unit |
-
1982
- 1982-04-30 JP JP7374982A patent/JPS58191006A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5268340A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Data processing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| US3999169A (en) | Real time control for digital computer utilizing real time clock resident in the central processor | |
| JPS6227412B2 (ja) | ||
| JPH10161871A (ja) | プロセッサ | |
| JPS58191006A (ja) | プラント制御用中央処理装置 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JP2509244B2 (ja) | 分岐命令処理装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS6349938A (ja) | 命令先取り制御装置 | |
| JPS63214804A (ja) | Ｐｌｃ用プロセツサ及びｐｌｃ | |
| JPS58205253A (ja) | 演算装置 | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPS6188334A (ja) | 除算回路 | |
| JPS60230246A (ja) | デ−タ処理装置 | |
| RU2024927C1 (ru) | Микропроцессор | |
| JPS6115453B2 (ja) | ||
| JPS62210539A (ja) | 電子計算機装置 | |
| JPS588366A (ja) | メモリモジユ−ルシステム | |
| JPH0221613B2 (ja) | ||
| JPS5734263A (en) | Simple multiprocessor system | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH02146634A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPH02103613A (ja) | マイクロコンピュータ | |
| JPS57153361A (en) | Processor for logical input and output | |
| JPH02122364A (ja) | マルチプロセッサシステム |