JP5259080B2 - 診断モード切り替え装置及びその方法 - Google Patents
診断モード切り替え装置及びその方法 Download PDFInfo
- Publication number
- JP5259080B2 JP5259080B2 JP2006343405A JP2006343405A JP5259080B2 JP 5259080 B2 JP5259080 B2 JP 5259080B2 JP 2006343405 A JP2006343405 A JP 2006343405A JP 2006343405 A JP2006343405 A JP 2006343405A JP 5259080 B2 JP5259080 B2 JP 5259080B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- data
- unit
- state
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000012545 processing Methods 0.000 claims description 38
- 238000004891 communication Methods 0.000 claims description 35
- 238000012544 monitoring process Methods 0.000 claims description 34
- 238000003745 diagnosis Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 description 35
- 230000000694 effects Effects 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
4 シリアルワイヤ診断ユニット
6 監視ユニット
8 データ接続ピン(DBGTDO)
10 データ接続ピン(DBGTDI)
12 データ接続ピン(nDBGRST)
14 データ接続ピン(DBGTMS)
16 データ接続ピン(DBGCLK)
18 ORゲート
20 外部診断装置
22 ORゲート
Claims (35)
- データ処理装置であって、
第1データ通信技術に従って外部診断装置と診断データを通信する第1診断モードで動作可能である第1診断ユニットと、
第2データ通信技術に従って前記外部診断装置と診断データを通信する第2診断モードで動作可能である第2診断ユニットと、
前記第1診断ユニットと前記第2診断ユニットとの両方に接続されるとともに、前記データ処理装置と前記外部診断装置との間で診断データの通信を行うように動作可能である1本または複数の診断データ接続と、
前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本における所定の信号パターンの検知に反応して、前記第1診断モードと前記第2診断モードとの切り替えを行うように動作可能である監視ユニットと、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とするデータ処理装置。 - 前記1本または複数の診断データ接続は、複数の診断データ接続であり、前記第1診断ユニットは前記複数の診断データ接続の全てを使用して前記第1診断モードで診断データを通信することを特徴とする請求項1に記載の装置。
- 前記第2診断ユニットは、前記複数の診断データ接続の少なくとも1本を使い、前記第2診断モードで診断データを通信することを特徴とする請求項2に記載の装置。
- 前記監視ユニットは、第1所定パターンに応答して、前記第1診断モードから前記第2診断モードに切り替えを行い、かつ前記第1所定パターンとは異なる第2所定パターンに応答して、前記第2診断モードから前記第1診断モードに切り替えを行うことを特徴とする請求項1に記載の装置。
- 前記第1診断モードで処理している時に、前記第2診断ユニットは、第1所定状態に維持されることを特徴とする請求項1に記載の装置。
- 前記第1所定状態はリセット状態であることを特徴とする請求項5に記載の装置。
- 前記第2診断モードで処理している時に、前記第1処理ユニットは、第2所定状態に維持されることを特徴とする請求項1に記載の装置。
- 前記第2所定状態はリセット状態であることを特徴とする請求項7に記載の装置。
- 前記第1診断モードで処理している時に前記第1診断ユニットがリセット状態に置かれた場合に、前記監視ユニットが前記所定の信号パターンの検知を開始可能であることを特徴とする請求項1に記載の装置。
- 前記第2診断モードで処理している時に前記第2診断ユニットがリセット状態に置かれた場合に、前記監視ユニットが前記所定の信号パターンの検知を開始可能であることを特徴とする請求項1に記載の装置。
- 前記診断データの少なくともいくつかは、デバッグデータ、トレースデータもしくは製造テストデータの1つまたは複数を具備することを特徴とする請求項1に記載の装置。
- 前記第1診断ユニットはJTAG診断ユニットであることを特徴とする請求項1に記載の装置。
- 前記JTAG診断ユニットは、命令データ内でシフトを行うためのIR脚に対応する状態を有するJTAG TAP制御ステートマシンを具備し、前記第1所定信号は、前記JTAG TAP制御ステートマシン内部において、いかなる命令データ内のシフトも行わずに前記IR脚を2回通って、前記JTAG診断ユニットのリセット状態に戻る状態変化を引き起こすことを特徴とする請求項1に記載の装置。
- 前記JTAG診断ユニットは、Test−Logic−Reset状態、Run−Test/Idle状態、Select DR状態、Select IR状態、シフト状態、更新状態及びキャプチャ状態に対応する状態を有するJTAG TAP制御ステートマシンを具備し、前記第1所定信号パターンは、前記シフト状態、前記更新状態及び前記キャプチャ状態のいずれにも遷移することなく、前記JTAG TAP制御ステートマシンの内部で前記Test−Logic−Reset状態、前記Run−Test/Idle状態、前記Select DR状態及び前記Select IR状態間を遷移する状態変化を引き起こすことを特徴とする請求項4に記載の装置。
- 前記第2診断ユニットは、シリアルワイヤプロトコル診断ユニットであることを特徴とする請求項1に記載の装置。
- 前記シリアルワイヤプロトコル診断ユニットは、各々がデータヘッダを具備するデータパケットを使って通信し、前記第2所定信号パターンは、無効データヘッダに対応することを特徴とする請求項4に記載の装置。
- 前記監視ユニットは、前記所定のパターンを検知するように動作していないときはクロック同期されていないことを特徴とする請求項1に記載の装置。
- 前記データ処理装置は、集積回路であり、前記1本または複数の診断データ接続は前記集積回路のピン接続であることを特徴とする請求項1に記載の装置。
- データ処理装置であって、
第1データ通信技術に従って、第1診断モード時に外部診断装置手段を用いて診断データを通信する第1診断ユニット手段と、
第2データ通信技術に従って、第2診断モード時に前記外部診断装置手段を用いて診断データを通信する第2診断ユニット手段と、
前記第1診断ユニット手段と前記第2診断ユニット手段との両方に接続されるとともに、前記装置と前記外部診断装置手段の間の診断データ通信を提供する1本または複数の診断データ接続手段と、
前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンの検知に反応して、前記第1診断モードと前記第2診断モードとを切り替える監視ユニット手段と、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする装置。 - 装置において診断データを通信するための方法であって、
第1データ通信方法に従い第1通信モードで第1診断ユニットと外部診断装置との間で診断データを通信する段階と、
第2データ通信方法に従い第2通信モードで第2診断ユニットと前記外部診断装置との間で診断データを通信する段階と、
前記装置と前記外部診断装置との間で診断データ通信を提供するために、前記第1診断ユニットと前記第2診断ユニットとの両方に1本または複数の診断データ接続を行う段階と、
前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンの検知に応答して、前記第1診断モードと前記第2診断モードとの間で切り替えを行う監視ユニットを使用する段階と、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする方法。 - データ処理装置に接続するための診断装置で、
前記データ処理装置と前記診断装置との間で診断データの通信を行うように動作可能であり、前記データ処理装置の内部で第1診断ユニットと第2診断ユニットとの両方に接続される1本または複数の診断データ接続と、
第1データ通信技術に従い前記第1診断ユニットが前記診断装置と診断データを通信する第1診断モードと、第2データ通信技術に従い前記第2診断ユニットが前記診断装置と診断データを通信する第2診断モードとの間で、前記データ処理装置を切り替えるために、前記1本または複数の診断データ接続の少なくとも1本において、所定の信号パターンを生成するように動作可能である信号生成器と、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする診断装置。 - 前記1本または複数の診断データ接続は、複数の診断データ接続であり、前記第1診断ユニットは、前記複数の診断データ接続の全てを使用して前記第1診断モードで診断データを通信することを特徴とする請求項21に記載の診断装置。
- 前記第2診断ユニットは、前記複数の診断データ接続の少なくとも1本を使って、前記第2診断モードで診断データを通信することを特徴とする請求項22に記載の診断装置。
- 前記信号生成器は、前記データ処理装置を前記第1診断モードから前記第2診断モードに切り替えるための第1所定信号を生成し、かつ前記データ処理装置を前記第2診断モードから前記第1診断モードに切り替えるための、前記第1所定信号と異なる第2所定信号を生成することを特徴とする請求項21に記載の診断装置。
- 前記データ処理装置が、前記第1診断モードで操作され、前記信号生成器は、前記所定の信号パターンを生成する前に、前記第1診断ユニットをリセット状態に置くための信号を生成するように動作可能であることを特徴とする請求項21に記載の診断装置。
- 前記データ処理装置が、前記第2診断モードで操作され、前記信号生成器は、前記所定の信号パターンを生成する前に、前記第2診断ユニットをリセット状態に置くための信号を生成するように動作可能であることを特徴とする請求項21に記載の診断装置。
- 前記診断データの少なくともいくつかは、デバッグデータ、トレースデータもしくは製造テストデータの1つまたは複数を具備する請求項21に記載の診断装置。
- 前記第1診断ユニットは、JTAG診断ユニットであることを特徴とする請求項21に記載の診断装置。
- 前記JTAG診断ユニットは、命令データ内でシフトするためのIR脚に対応する状態を具備するJTAG TAP制御ステートマシンを具備し、前記第1所定信号パターンは、前記JTAG TAP制御ステートマシンの内部で、いかなる命令データ内のシフトも伴わずに前記IR脚を2回通って、前記JTAG診断ユニットのリセット状態に戻る状態変化を引き起こすことを特徴とする請求項24に記載の診断装置。
- 前記JTAG診断ユニットは、Test−Logic−Reset状態、Run−Test/Idle状態、Select DR状態、Select IR状態、シフト状態、更新状態及びキャプチャ状態に対応する状態を具備するJTAG TAP制御ステートマシンを具備し、前記第1信号パターンは、前記JTAG TAP制御ステートマシンの内部において、前記シフト状態、前記更新状態及び前記キャプチャ状態のいずれにも遷移することなく前記Test−Logic−Reset状態、前記Run−Test/Idle状態、前記Select DR状態、前記Select IR状態間を遷移する状態変化を引き起こすことを特徴とする請求項24に記載された診断装置。
- 前記第2診断ユニットは、シリアルワイヤプロトコル診断ユニットであることを特徴とする請求項21に記載の診断装置。
- 前記シリアルワイヤプロトコル診断ユニットは、各々がデータヘッダを具備するデータパケットを使って通信し、前記第2所定信号パターンは、無効データヘッダに対応することを特徴とする請求項24に記載の診断装置。
- 前記データ処理装置は、集積回路であり、前記1本または複数の診断データ接続は、前記集積回路のピン接続であることを特徴とする請求項21に記載の診断装置。
- データ処理装置への接続のための診断装置であって、
前記データ処理装置の内部で、第1診断ユニットと第2診断ユニットとの両方に接続されるとともに、前記データ処理装置と前記診断装置との間で診断データ通信を行うように動作可能である1本または複数の診断データ接続手段と、
前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンを生成し、第1データ通信技術に従い前記第1診断ユニットが前記診断装置と診断データを通信する第1診断モードと、第2 データ通信技術に従い前記第2診断ユニットが前記診断装置と診断データを通信する第2診断モードとの間で前記データ処理装置の切り替えを行うための信号生成手段と、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさない診断装置。 - 診断装置とデータ処理装置との間で診断データ通信する方法であって、
前記データ処理装置と前記診断装置との間で診断データ通信を提供するために、1本または複数の診断データ接続を、第1診断ユニットと第2診断ユニットとの両方に前記データ処理装置の内部で接続する段階と、
第1データ通信技術に従い前記第1診断ユニットが前記診断ユニットと診断データを通信する第1診断モードと、第2データ通信技術に従い前記第2診断ユニットが前記診断ユニットと診断データを通信する第2診断モードとの間で、前記データ処理装置を切り替えるために、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンを生成する段階と、
を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0526448.6A GB0526448D0 (en) | 2005-12-23 | 2005-12-23 | Diagnostic mode switching |
GB0526448.6 | 2005-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007199055A JP2007199055A (ja) | 2007-08-09 |
JP5259080B2 true JP5259080B2 (ja) | 2013-08-07 |
Family
ID=35841240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006343405A Active JP5259080B2 (ja) | 2005-12-23 | 2006-12-20 | 診断モード切り替え装置及びその方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7743294B2 (ja) |
JP (1) | JP5259080B2 (ja) |
GB (2) | GB0526448D0 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7032941B2 (ja) | 2017-10-13 | 2022-03-09 | 株式会社Kri | 自己修復性ゲル |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2969765A1 (fr) * | 2010-12-27 | 2012-06-29 | St Microelectronics Grenoble 2 | Circuit numerique testable par seulement deux broches |
US8732526B1 (en) * | 2011-06-24 | 2014-05-20 | Maxim Integrated Products, Inc. | Single-wire data interface for programming, debugging and testing a programmable element |
EP3238065A4 (en) * | 2014-12-22 | 2018-08-01 | Intel Corporation | Reconfigurable test access port with finite state machine control |
US9810739B2 (en) * | 2015-10-27 | 2017-11-07 | Andes Technology Corporation | Electronic system, system diagnostic circuit and operation method thereof |
CN111273157B (zh) * | 2020-02-24 | 2022-07-08 | 上海御渡半导体科技有限公司 | 一种芯片共享资源串行测试装置及方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2623652A1 (fr) * | 1987-11-20 | 1989-05-26 | Philips Nv | Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites |
US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
US5627842A (en) * | 1993-01-21 | 1997-05-06 | Digital Equipment Corporation | Architecture for system-wide standardized intra-module and inter-module fault testing |
JPH11153650A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100280481B1 (ko) * | 1998-05-13 | 2001-02-01 | 김영환 | 엠씨유의테스트모드설정회로 |
GB2379424B (en) | 1999-02-26 | 2003-07-09 | Takata Corp | Pre-tensioner |
WO2000073809A1 (fr) * | 1999-05-26 | 2000-12-07 | Hitachi, Ltd. | Circuit integre a semi-conducteur |
GB0025593D0 (en) * | 2000-10-18 | 2000-12-06 | Sgs Thomson Microelectronics | On-chip emulator communication |
GB2379524A (en) * | 2001-09-06 | 2003-03-12 | Nec Technologies | Multiplexing pins on an ASIC |
US6961885B2 (en) * | 2001-11-26 | 2005-11-01 | Ati Technologies, Inc. | System and method for testing video devices using a test fixture |
JP3751576B2 (ja) * | 2002-05-28 | 2006-03-01 | 沖電気工業株式会社 | 半導体装置及びそのテスト方法 |
JP2004191055A (ja) * | 2002-12-06 | 2004-07-08 | Fuji Electric Device Technology Co Ltd | テスト回路 |
JP2006510980A (ja) * | 2002-12-20 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続 |
US7444571B1 (en) * | 2003-02-27 | 2008-10-28 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7302282B2 (en) * | 2003-12-05 | 2007-11-27 | Agilent Technologies, Inc. | Communications system for implementation of synchronous, multichannel, galvanically isolated instrumentation devices |
US20080201503A1 (en) * | 2003-12-05 | 2008-08-21 | Mckim James B | Communications System for Implementation of Synchronous, Multichannel, Galvanically Isolated Instrumentation Devices |
US7225379B2 (en) * | 2004-04-23 | 2007-05-29 | Oki Electric Industry Co., Ltd. | Circuit and method for testing semiconductor device |
US7552360B2 (en) * | 2005-03-21 | 2009-06-23 | Texas Instruments Incorporated | Debug and test system with format select register circuitry |
US7961885B2 (en) * | 2005-04-20 | 2011-06-14 | Honeywell International Inc. | Encrypted JTAG interface |
US7509250B2 (en) * | 2005-04-20 | 2009-03-24 | Honeywell International Inc. | Hardware key control of debug interface |
-
2005
- 2005-12-23 GB GBGB0526448.6A patent/GB0526448D0/en active Pending
-
2006
- 2006-11-17 GB GB0623026A patent/GB2433618B/en active Active
- 2006-11-20 US US11/601,849 patent/US7743294B2/en active Active
- 2006-12-20 JP JP2006343405A patent/JP5259080B2/ja active Active
-
2010
- 2010-01-29 US US12/656,434 patent/US7949914B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7032941B2 (ja) | 2017-10-13 | 2022-03-09 | 株式会社Kri | 自己修復性ゲル |
Also Published As
Publication number | Publication date |
---|---|
GB2433618A (en) | 2007-06-27 |
US20100223518A1 (en) | 2010-09-02 |
GB0526448D0 (en) | 2006-02-08 |
JP2007199055A (ja) | 2007-08-09 |
US20070167785A1 (en) | 2007-07-19 |
GB0623026D0 (en) | 2006-12-27 |
US7743294B2 (en) | 2010-06-22 |
GB2433618B (en) | 2010-04-07 |
US7949914B2 (en) | 2011-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5259080B2 (ja) | 診断モード切り替え装置及びその方法 | |
US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
JP3998303B2 (ja) | Tapコントローラを有する集積回路 | |
JP5297382B2 (ja) | ソフトウェア試験のために過渡ハードウェア故障を注入する方法及び装置 | |
JP2013029515A (ja) | 最適化されたjtagインターフェイス | |
JP5167904B2 (ja) | スキャン制御方法、スキャン制御回路及び装置 | |
KR100462177B1 (ko) | 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러 | |
JP2008226083A (ja) | オンチップ・デバッグ・エミュレータおよびデバッグ方法並びにマイクロコンピュータ | |
KR100698860B1 (ko) | Jtag 시험 방식 | |
JP2008089518A (ja) | 半導体集積回路及び試験方法 | |
JP2004164367A (ja) | マルチプロセッサシステム | |
CN114113819A (zh) | 电子器件及对应的自测试方法 | |
JP2001027958A (ja) | 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード | |
US6052808A (en) | Maintenance registers with Boundary Scan interface | |
JP2000162277A (ja) | 半導体集積回路 | |
JP2006329737A (ja) | 半導体集積回路装置とそのテスト方法 | |
JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
JP2002181903A (ja) | 試験アーキテクチャ | |
CN114609510A (zh) | 用于处理器的测试控制电路以及测试控制方法 | |
JP2004094451A (ja) | オンチップjtagインタフェース回路およびシステムlsi | |
JP4455556B2 (ja) | テストインターフェース装置を有する半導体デバイス | |
JPH10232793A (ja) | 半導体装置のデバッグ方法およびデバッグ回路装置 | |
TWI760400B (zh) | 以不同掃描鏈測試差分線路之系統及其方法 | |
RU2198411C2 (ru) | Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag | |
JP2006132994A (ja) | バウンダリスキャン回路内臓lsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5259080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |