JP5259080B2 - 診断モード切り替え装置及びその方法 - Google Patents

診断モード切り替え装置及びその方法 Download PDF

Info

Publication number
JP5259080B2
JP5259080B2 JP2006343405A JP2006343405A JP5259080B2 JP 5259080 B2 JP5259080 B2 JP 5259080B2 JP 2006343405 A JP2006343405 A JP 2006343405A JP 2006343405 A JP2006343405 A JP 2006343405A JP 5259080 B2 JP5259080 B2 JP 5259080B2
Authority
JP
Japan
Prior art keywords
diagnostic
data
unit
state
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006343405A
Other languages
English (en)
Other versions
JP2007199055A (ja
Inventor
ピーター・ローガン・ハロッド
エドモンド・ジョン・サイモン・アッシュフィールド
トーマス・ショーン・ハウリヘイン
ポール・キメルマン
サイモン・ジョン・クラスク
マイケル・ジョン・ウィリアムズ
Original Assignee
アーム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アーム・リミテッド filed Critical アーム・リミテッド
Publication of JP2007199055A publication Critical patent/JP2007199055A/ja
Application granted granted Critical
Publication of JP5259080B2 publication Critical patent/JP5259080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3172Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2733Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ビルトイン診断(diagnostic)機能を有するシステムの分野に関する。より詳細には、本発明は、複数のビルトイン診断モードを有し、それらの間で切り替え可能であることが望ましいシステムに関する。
例えば、集積回路などのような装置に、ビルトインされた診断機構を形成することは知られている。これらの診断機構は、例えば、デバッグ、トレース、製造テストやそれに類するものなどの種々の異なる目的のために使用される。そのようなビルトインされた診断機構の一例は、集積回路の内部状態を読み書きするために使用されるJTAGシリアルスキャンチェインである。システム設計が発展すると、ビルトインされた診断機構の機能もまた、歩調を合わせて発展する必要がある。新しい診断機構は、既存の診断機構を超える高機能または好ましい機能を有し得る。この場面において、1つのシステム上に複数の診断機構を形成する必要がある状況、またはそれが好ましい状況が生じる。そのような状況の一例は、レガシーJTAG診断機構を、最新で高性能な診断機構と組み合わせて提供することが望まれるシステムである。
複数の診断機構が形成された場合は、それらの診断機構と通信する必要性が増加する。一例として、集積回路の場合、外部ピンが診断用入出力信号を入力するように指定されることがある。そして、もし複数の診断機構が形成されると、そのような診断用入出力ピンの組が複数必要となってしまう。ところが、現代の多くの集積回路では、ピン数が窮屈であり、多くの入出力ピンを診断専用にしなければならないのでは不都合である。なぜならピンはそのようにしてしまうと実用途に使えなくなるからである。一つの可能性として、何本かの診断用ピンを共有するとともに、集積回路内部の異なる診断機構を切り替えるために外部信号を入力するためのスイッチピンを形成する方法がある。しかし、ピンを上記切り替え機能専用にする必要性は、それ自体が不都合である。なぜなら、それにより他の目的で使用することができるはずのピンが使われてしまうからである。
本発明の1つの構成においては、データ処理装置であって、第1のデータ通信技術に従って、外部診断装置と診断データを通信する第1診断モードで動作可能である第1診断ユニットと、第2のデータ通信技術に従って、前記外部診断装置と診断データを通信する第2診断モードで動作可能である第2診断ユニットと、前記第1診断ユニットと前記第2診断ユニットとの両方に接続されるとともに、前記装置と前記外部診断装置間での診断データ通信を行うように動作可能である、1本または複数の診断データ接続と、少なくとも1本の前記1本または複数の診断データ接続に接続されるとともに、前記少なくとも1本の前記1本または複数の診断データ接続における所定の信号パターンの検出に応答して、前記第1診断モードと前記第2診断モードとを切り替えることができる監視ユニットとを具備する装置が提供される。
本願技術では、異なる診断機構により共有される診断データ接続の1本において所定の信号パターンを検出し、これを前記異なる診断機構の使用切り替えのトリガーとして使う役割を持つ監視ユニットが提供される。このように、前記診断機構は、少なくとも前記診断機構が持つ接続のいくつかを共有でき、切り替えを制御するための専用接続は形成される必要がない。前記監視ユニットは、前記診断ユニットのうちの1つそれ自体の内部に形成されても良く、構造的に分離された構成要素として形成される必要はない。個々の診断ユニットに専用の内部監視ユニットが別々に形成され、各々の内部監視ユニットが所定のパターンに対し反応しても良い。監視ユニットによって提供される切り替えは、双方向的であっても良く、そうでなくても良い。3つ以上の診断ユニットが形成されても良い。
診断データ接続は、診断機構の間で種々の異なる方法で重ね合わせられても良い。好ましい実施形態においては、前記診断機構の1つは、前記診断データ接続の全てを使い、その他の診断機構の1つは、前記診断データ接続の一部を使う。
前記所定の信号パターンは、幅広い種類の異なる形態をとりうる。単一の所定の信号パターンは、診断モード間でいかなる方向に切り替えるために使われることも可能である。しかしながら、好ましい実施形態においては、(複数の切り替え方向が提供される場合の)各々の切り替え方向もしくは各々の切り替えは、それぞれ専用の所定のパターンを有している。
前記診断機構の間で切り替えが許可されている場合、特に切り替えが動的になされる場合に、前記診断機構の振る舞いに対する信頼性及び予測可能性を改善するために、好ましい実施形態においては、動作していない診断機構は、その他の診断機構が動作している時に、所定の状態に保たれ、好ましくはリセットされる。
同様に、もしも、前記監視ユニットが前記所定の信号パターンを検出することが開始可能になる前に、現在動作している診断機構がリセットされている場合に限って前記切り替えの発生が許可されるのならば、前記切り替えの信頼性はさらに高められる。
前記所定の信号パターンが幅広い種類の異なる形態をとりうることが好ましい一方で、現在動作している診断機構が前記所定の信号パターンにより前記診断機構の外部にある機器の状態を変化させるトリガーを与えられないように選択された形態を有する前記所定の信号パターンであることが特に好ましい。前記所定の信号パターンはこのようにシステム(もしくは少なくともほとんどの実施形態/ユーザー)に対して問題を生じさせない(benign)ように形成できる。異なる切り替え方向に対して異なる信号パターンが要求され、各々の信号パターンは切り替えが行われる元の診断機構に関して問題を生じさせないように仕上げられる。この問題を生じさせないという性質は、切り替えが行われようとする先の診断ユニットが実際に設計の中に存在しない場合に、前記所定のパターンが不都合な効果を引き起こさないことをも意味する。
前記診断データは、幅広い種類の異なる形態をとりうることが好ましく、幅広い種類の異なる用途を目的とすることが望ましい一方で、本願技術はとりわけデバッグデータ、トレースデータ及び製造テストデータに関して有用であるが、これらに限定されるものではない。
同様に、本願技術は、幅広い種類の異なる診断機構とともに使われることが好ましく、とりわけ、上記診断機構のひとつがJTAG診断機構であり、もうひとつが(ARMシリアルワイヤのような)シリアルワイヤプロトコル診断機構であるシステムに良く適合される。通常のJTAGシステムに問題を生じさせない所定のパターンにおいては、シフトされた状態、更新された状態またはキャプチャ状態のいずれにも遷移することなく、Test−Logic−Reset(TLR)状態、Run−Test/Idle(RTI)状態、Select−DR(Sel−DR)状態及びSelect−IR(Sel−IR)状態間の所定の順序に従ってJTAGステートマシンが遷移する。ほとんどのJTAGシステムに問題を生じさせない他の所定のパターンにおいては、JTAGステートマシンは、IR脚(IR leg)を2回通ってリセット状態に戻る。シリアルワイヤプロトコルの問題を生じさせない所定のパターンは、無効なデータヘッダに対応するもの(即ち、所定のフォーマットに一致しないもの)でも良い。
電力を抑えるために、監視ユニットは前記所定のパターンを検知するために動作していない間は、クロック同期を必要としない。
本願技術は、集積回路の分野の利用に限定されないのが好ましいが、とりわけ当該分野において有用である。
本発明の別の構成では、データを処理する装置で、前記装置は、第1データ通信技術に従って、第1診断モードで外部診断装置手段と診断データの通信を行う第1診断ユニット手段と、第2データ通信技術に従って、第2診断モードで前記外部診断装置手段と診断データの通信を行う第2診断ユニット手段と、前記第1診断ユニット手段と前記第2診断ユニット手段との両方に接続されるとともに、前記装置と前記外部診断装置手段間の診断データ通信を行う、1本もしくは複数の診断データ接続手段と、前記1本もしくは複数の診断データ接続手段の少なくとも1本と接続され前記1本もしくは複数のデータ接続の少なくとも1本における所定の信号パターンの検知に反応して前記第1診断モードと前記第2診断モード間の切り替えを行う監視ユニット手段とが提供される。
本発明のさらに別の構成では、装置における診断データの通信方法が提供され、前記方法は、第1診断モードにおいて、第1データ通信技術に従い第1診断ユニットと外部診断装置間で診断データの通信を行う段階と、第2診断モードにおいて、第2データ通信技術に従い第2診断ユニットと前記外部診断装置間で診断データの通信を行う段階と、前記装置と前記診断装置間の診断データ通信を形成するために、前記第1診断ユニットと前記第2診断ユニットとの両方とに、1本または複数の診断データ通信接続を行う段階と、前記1本または複数の診断データ接続の少なくとも1本と接続されるとともに、前記少なくとも1本の前記1本または複数の診断データ接続における所定の信号パターンの検知に応答して前記第1診断モードと前記第2診断モード間との切り替えを行う監視ユニットを使う段階とを具備している。
本発明の補足的な構成では、データ処理装置に接続するための診断装置が提供され、前記診断装置は、前記データ処理装置の内部で第1診断ユニットと第2診断ユニットとの両方に接続されるとともに、前記データ処理装置と前記診断装置間の診断データ通信を提供するために使われる1本または複数の診断データ接続と、前記1本または複数の診断データ接続の前記少なくとも1本において所定の信号パターンを生成し、第1データ通信技術に従って前記第1診断装置が前記診断装置と診断データの通信を行う第1診断モードと、第2データ通信技術に従い前記第2診断装置が前記診断装置と診断データの通信を行う前記第2診断モードとの間で前記装置の切り替えを行うために使われる信号生成器とを具備している。
本発明の補足的な構成は、ビルトインされた複数の診断機構がデータ処理装置と相互作用し、適切に制御するように作られた外部診断装置であるのが望ましい。上述されたデータ処理装置それ自体に関連する本発明の様々な構成は、外部診断装置及びそれにより生成される信号に反映される。
上記及び本発明における他の対象物、特徴、長所は、添付図面と関連付けて読まれるべきである以下の実例となる実施態様の詳細な説明により明らかとなる。
図1は、従来からあるJTAG接続と、最新のシリアルワイヤプロトコル接続との両方をサポートするデバッグポートを図示している。特に、JTAG診断ユニット2は、シリアルワイヤ診断ユニット4と接続して形成されている。監視ユニット6は、前記JTAG診断ユニット2が動作している第1診断モードと、前記シリアルワイヤ診断ユニット4が動作している第2診断モードとの間で切り替えを制御する役割を担う。前記監視ユニット6は、別の構成要素として図示されているが、その役割は、前記診断ユニット2,4の1つまたは両方の内部にある適切な回路により果たしても良い。
図1に図示された回路の一部分は、実際にはより大きい集積回路の一部分を形成する。前記より大きい集積回路は、図1に図示された構成要素によってサポートされる診断操作が実行されるより多くの機能ブロックを具備する。簡潔を旨とするために、集積回路の残りの部分を形成するさらなる機能ブロックは図1には図示されていない。前記JTAG診断ユニット2と前記シリアルワイヤ診断ユニット4は、前記集積回路の残りの部分で診断操作の実行を制御し、かつ指揮することはもちろん、前記集積回路上にある、もしくは前記集積回路外にある診断データ通信をサポートする。
データ接続ピン8,10,12,14,16は、前記診断データ用のチップ上、もしくは前記チップ外の通信を提供する。前記診断データ接続の5本全てが、公知のJTAG通信機構に従ってJTAG診断ユニット2によって使用される。データ接続14,16は、シリアルワイヤ診断ユニット4によって使用される。接続14は、データをやり取りするための双方向シリアル接続であり、接続16は、シリアルデータと連携させてシリアルワイヤ診断ユニット4によって使われる診断クロックを提供するクロック信号である。
システムがリセット状態から起動する時に、nPOTRST信号は、JTAG診断ユニット2を動作させ、シリアルワイヤ診断ユニット4を非動作にする役割を担っている。監視ユニット6は、その際に、ORゲート18の出力を「高」に維持し、シリアルワイヤ診断ユニット4をリセット状態に維持する役割を担う、ORゲート18に供給される出力信号を生成する。前記診断接続8,10,12,14,16は、起動時リセットに続いて、JTAG診断ユニット2により普通の方法で使用される。従って、レガシー外部診断装置は、いかなるシリアルワイヤ診断機能をも有する必要はない。なぜなら、前記集積回路はデフォルトでJTAGモードになり、前記5本のデータ接続は、前記レガシー外部診断装置が期待する方法で処理を行うからである。
外部診断装置20は、典型的には、前記データ接続8,10,12,14,16経由でテスト対象の装置に対し物理レベルの接続を提供するインターフェースユニットを備え、適切なソフトウェアを実行する一般用途向けコンピュータの形態をなしている。外部診断装置20がシリアルワイヤ機能を有するのであれば、前記外部診断装置20はJTAG診断ユニット2をリセット状態に遷移させるために最初に適切なJTAG TMS信号を印加することにより、シリアルワイヤ診断モードに切り替えることができる。前記JTAG TMS信号は、その後前記JTAG診断ユニット2によって前記監視ユニット6にJTAG_IN_TLR信号とともに送信される。当該時点においては、前記監視ユニット6は動作状態になり、クロック同期を開始する。前記監視ユニット6は、TMSデータ接続14で受信されたさらなる信号に応答し、もし、IR脚を2回通ってリセット状態に戻る前記JTAGステートマシンに対応する所定のパターンを有する信号が受信されると、前記シリアルワイヤ診断モードへの切り替えを開始する。JTAG診断ユニット2は、前記所定のパターンの終了時にリセット状態に戻され、前記シリアルワイヤ診断ユニット4が動作している間、当該状態に保たれる。前記監視ユニット6からのモード選択信号MSは、シリアルワイヤ診断ユニット4を動作させるために使われる。前記監視ユニット6により駆動される前記ORゲート18の入力の1つに送信される信号は、もはや「高」ではなく、従って、前記ORゲートは、前記データ接続14で受信された信号を前記シリアルワイヤ診断ユニット4に送信する。これにより、シリアルワイヤ診断ユニット4は、クロック同期、初期化、もしくは他のセットアップ活動を確立させるのに必要な適切な開始シーケンスによりリセット状態を脱することが可能となる。
前記シリアルワイヤ診断ユニット4が動作しているときは、JTAG診断ユニット2はリセット状態に保たれる。ORゲート22は、前記データ接続14から前記シリアルワイヤプロトコル信号が前記JTAG診断ユニット2に到達しないようにゲートをオフにするために使われる。なぜなら前記ORゲート22の一方の入力は、シリアルワイヤ診断モード時に前記監視ユニット6により「高」にされているからである。切り替え後、前記監視ユニット6は、クロック同期しない状態に戻り、所定のパターンを監視しなくなる。なぜなら、前記シリアルワイヤ診断ユニット4は今やリセット状態に留まらないからである。
シリアルワイヤ診断モードからJTAG診断モードへの復帰は、同様にして行われる。まず、前記シリアルワイヤ診断ユニット4がリセット状態に遷移する。これにより、前記監視ユニット6に供給されるSWD_IN_RESETシグナルがアサートされ、前記監視ユニットを覚醒させ、前記診断データ接続4で所定のパターンの検知を開始させる。ここで検知される前記所定のパターンは、シリアルプロトコルデータパケットの無効(即ち所定のフォーマットに一致しない)ヘッダデータに対応するシーケンスでもある。このように、前記無効ヘッダデータは、前記シリアルワイヤ診断ユニット4に問題を生じさせないものであり、前記シリアルワイヤ診断ユニット4に前記シリアルワイヤ診断ユニット4自体の外部のいかなる状態も変化させない。同様に、JTAG診断ユニット2の動作時に前記監視ユニット6によって監視される前記所定のパターンは、前記JTAG診断ユニット2に関して問題を生じさせないものであり、前記JTAG診断ユニット2に前記JTAG診断ユニット自体の外部のいかなる状態も変化させない。前記所定のパターンが前記監視ユニット6により検出されると、モード選択MS信号が変更され、前記JTAG診断ユニット2が動作し、前記ORゲート18がブロックされ、前記ORゲート22がブロック解除され、前記JTAG診断モードに戻る。前記監視ユニット6は、その後クロック同期をやめ、前記診断データ接続14上のパターンを検出しない状態に戻る。
図2は、上記図1のシステムにより推移させられる状態を図示した状態図である。図2に描かれた状態を表す楕円の内部において、上の行はどの診断モードが現在選択されているかを指し、下の行は現在の状態もしくは活動を指す。状態24,26は、それぞれ、動作してJTAG診断操作を実行するJTAG診断ユニット2と、動作してシリアルワイヤ診断活動を行うシリアルワイヤ診断ユニット4とに対応する。JTAG診断モードから遷移するとき、前記システムはまずJTAG診断ユニット2のリセット状態である状態28に遷移する。その後、「低」にされるTMS信号に続き、状態30において前記診断ユニット6が検知した第1所定パターンに対応する15のさらなる特徴的な信号レベルを介して遷移がなされる。もし一致するシーケンスが発見されれば、状態32への遷移がなされ、シリアルワイヤ診断ユニット4が選択され、動作し、かつラインリセット状態に置かれる。もし、状態30においてシーケンス不一致が発生したら、前記JTAG診断ユニット2は選択されたままとなり、段階24への復帰がなされる。
ステップ32において、シリアルワイヤ診断モードへの変更に成功したら、状態34を経由して状態26に到達する。もし、前記JTAG診断モードへ戻る切り替えが必要なら、前記シリアルワイヤ診断ユニットは、まず段階32でリセット状態に置かれ、特徴的なデータのパターンが適用され、前記パターンは段階34で検知される。もし不一致が発生したならば、段階26へ戻され、そうではなくシーケンスが完了し正しく検知されたならば、システムは段階28に遷移し、JTAG診断モードが選択される。
前記診断モード間の切り替えに使われる所定のパターンは、様々な種類の異なる形態をとりうるのが好ましい。1つの例では、所定のパターンは、前記JTAGステートマシンのTMS遷移における変化が、前記JTAGステートマシンの上位4つの状態、Test−Logic−Reset(TLR)、Run−Test/Idle(RTI)、Select−DR(Sel−DR)及びSelect−IR(Sel−IR)に限られるようなものである。これにより、TAPコントローラの、シフト状態、更新状態、キャプチャ状態における予期しない振る舞いに関連する潜在的な複雑さを避けることができる。
JTAGからSWDへの、及びSWDからJTAGへの切り替えシーケンスは、どちらも16ビットであり、Test−Logic−Reset(TLR)状態から始まる上位4状態間での5ビット、及び6ビットからなるループシーケンスの組み合わせにより構成される。ループシーケンスは、次の通りである。
Figure 0005259080
JTAGからSWDへの切り替えシーケンスについて説明する。
JTAGからSWDへのデータシーケンスは、対象が以前にJTAGまたはSWDのどちらを期待していても、前記対象がSWDを使用するように切り替わることを確実にする。前記シーケンスは、JTAG TAPステートマシンに与えられた時には、充分無害で、またいかなるデバッグもしくはテスト操作の一部にもならない状態遷移を発生するようなものであり、SW−DPに与えられた時には、問題のある副作用を伴うDAP操作は行わないようなものでもある。
JTAGからSWDへの切り替えシーケンスは次の並び0111100111100111の16ビットシーケンスであり、MSBを先頭にして転送される16’h79E7として表現されても良いし、LSBを先頭にして転送される16’hE79Eとして表現されても良い。即ち、パターン5bの次に6がきて、その次に5aがくる。
SWDからJTAGへの切り替えシーケンスについて説明する。
同様に、SWDからJTAGへのデータシーケンスは、対象が以前にJTAGまたはSWDのどちらを期待していても、前記対象がJTAGを使うように切り替わることを確実にする。前記シーケンスは、SW−DPに与えられた時には、充分無害で、またいかなる通常のデバッグ操作の一部にもならないDAP操作を行うようなものであり、JTAG TAPステートマシンに与えられた時には、充分無害な状態遷移を発生するようなものでもある。
SWDからJTAGへの切り替えシーケンスは、次の並び0011110011100111の16ビットシーケンスであり、MSBを先頭にして送信される16’h3CE7として表現されてもよいし、LSBを先頭にして送信される16’hE73Cとして表現されても良い。即ち、パターン6の次に5aがきて、その次に5aがくる。
もう1つの実施形態においては、JTAG診断モードからシリアルワイヤ診断モードに切り替えを行うためのシーケンスは、0110110110110111、もしくは0x6DB7である。このシーケンスによって前記JTAG制御ステートマシンは、シフトを伴わずにIR脚を2回通って、前記リセット状態に復帰する。ゼロが2つ以上続く事はないので、もしシーケンスが任意の点から開始されたとしてもシフト状態への遷移がある程度防止される。推奨される切り替えシーケンスは、16ビットのシーケンスを送信する前に前記JTAGステートマシンが前記リセット状態にすることを強制するものであり、任意の点から開始しないことを強制するものである。この16ビットのパターンはまた、前記シリアルワイヤ診断モードの通信機構の範囲では(パリティ及びストップビットが誤りであり)無効ヘッダを表現する。この所定のシーケンスは、ほとんどのJTAGコントローラの実施態様及び利用に対して問題を生じさせないものである。
前記シリアルワイヤ診断モードから前記JTAG診断モードに戻る時に、特定の16ビット「シリアルワイヤデバッグ放棄」パターンワイヤが、データ接続14に送信される。このパターンは0111010101110101、もしくは0x7575である。前記パターンは、シリアルワイヤプロトコルの範囲内では無効ヘッダである。このシーケンスは、ゼロが2回以上続く事はない(シフト状態に到達することもない)。前記パターンは、有効な単一のワイヤヘッダとして標本抽出されることもない。なぜなら、前記パターンは、誤ったパリティストップおよびマークビットを有するからである。
次のシーケンスは、不定状態(unknown state)からシリアルワイヤ診断モードを選択するために推奨される。
Figure 0005259080
次のシーケンスは、不定状態からJTAG診断モードを選択するために推奨される。
Figure 0005259080
以上は、JTAGおよびシリアルワイヤデバッグデータに関連した説明であるが、本発明の技術は、トレースデータ及び製造テストデータに適用可能である。実際、シリアルワイヤトレースデータは、シリアルワイヤ診断モード時に、図1において示唆されるようにデータ接続8を経由して出力されても良い。
本発明を説明する実施形態が、添付図面を参照して本明細書において詳細に説明されてきたが、本発明はこれらの明確な実施形態に限定されるものではなく、付加された特許請求の範囲で定義されるような本発明の範囲及び趣旨を逸脱せずに当業者によって様々な変形例及び修正例が達成されうることが理解されなければならない。
図1は、複数の診断ユニットと監視ユニットを具備する集積回路の一部を構造的に図示して説明している。 図2は、図1の実施例を使って診断モード間の切り替えを制御するときの状態の遷移を図示して説明している。
符号の説明
2 JTAG診断ユニット
4 シリアルワイヤ診断ユニット
6 監視ユニット
8 データ接続ピン(DBGTDO)
10 データ接続ピン(DBGTDI)
12 データ接続ピン(nDBGRST)
14 データ接続ピン(DBGTMS)
16 データ接続ピン(DBGCLK)
18 ORゲート
20 外部診断装置
22 ORゲート

Claims (35)

  1. データ処理装置であって、
    第1データ通信技術に従って外部診断装置と診断データを通信する第1診断モードで動作可能である第1診断ユニットと、
    第2データ通信技術に従って前記外部診断装置と診断データを通信する第2診断モードで動作可能である第2診断ユニットと、
    前記第1診断ユニットと前記第2診断ユニットとの両方に接続されるとともに、前記データ処理装置と前記外部診断装置との間で診断データの通信を行うように動作可能である1本または複数の診断データ接続と、
    前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本における所定の信号パターンの検知に反応して、前記第1診断モードと前記第2診断モードとの切り替えを行うように動作可能である監視ユニットと、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とするデータ処理装置。
  2. 前記1本または複数の診断データ接続は、複数の診断データ接続であり、前記第1診断ユニットは前記複数の診断データ接続の全てを使用して前記第1診断モードで診断データを通信することを特徴とする請求項1に記載の装置。
  3. 前記第2診断ユニットは、前記複数の診断データ接続の少なくとも1本を使い、前記第2診断モードで診断データを通信することを特徴とする請求項2に記載の装置。
  4. 前記監視ユニットは、第1所定パターンに応答して、前記第1診断モードから前記第2診断モードに切り替えを行い、かつ前記第1所定パターンとは異なる第2所定パターンに応答して、前記第2診断モードから前記第1診断モードに切り替えを行うことを特徴とする請求項1に記載の装置。
  5. 前記第1診断モードで処理している時に、前記第2診断ユニットは、第1所定状態に維持されることを特徴とする請求項1に記載の装置。
  6. 前記第1所定状態はリセット状態であることを特徴とする請求項5に記載の装置。
  7. 前記第2診断モードで処理している時に、前記第1処理ユニットは、第2所定状態に維持されることを特徴とする請求項1に記載の装置。
  8. 前記第2所定状態はリセット状態であることを特徴とする請求項7に記載の装置。
  9. 前記第1診断モードで処理している時に前記第1診断ユニットがリセット状態に置かれた場合に、前記監視ユニットが前記所定の信号パターンの検知を開始可能であることを特徴とする請求項1に記載の装置。
  10. 前記第2診断モードで処理している時に前記第2診断ユニットがリセット状態に置かれた場合に、前記監視ユニットが前記所定の信号パターンの検知を開始可能であることを特徴とする請求項1に記載の装置。
  11. 前記診断データの少なくともいくつかは、デバッグデータ、トレースデータもしくは製造テストデータの1つまたは複数を具備することを特徴とする請求項1に記載の装置。
  12. 前記第1診断ユニットはJTAG診断ユニットであることを特徴とする請求項1に記載の装置。
  13. 前記JTAG診断ユニットは、命令データ内でシフトを行うためのIR脚に対応する状態を有するJTAG TAP制御ステートマシンを具備し、前記第1所定信号は、前記JTAG TAP制御ステートマシン内部において、いかなる命令データ内のシフトも行わずに前記IR脚を2回通って、前記JTAG診断ユニットのリセット状態に戻る状態変化を引き起こすことを特徴とする請求項1に記載の装置。
  14. 前記JTAG診断ユニットは、Test−Logic−Reset状態、Run−Test/Idle状態、Select DR状態、Select IR状態、シフト状態、更新状態及びキャプチャ状態に対応する状態を有するJTAG TAP制御ステートマシンを具備し、前記第1所定信号パターンは、前記シフト状態、前記更新状態及び前記キャプチャ状態のいずれにも遷移することなく、前記JTAG TAP制御ステートマシンの内部で前記Test−Logic−Reset状態、前記Run−Test/Idle状態、前記Select DR状態及び前記Select IR状態間を遷移する状態変化を引き起こすことを特徴とする請求項4に記載の装置。
  15. 前記第2診断ユニットは、シリアルワイヤプロトコル診断ユニットであることを特徴とする請求項1に記載の装置。
  16. 前記シリアルワイヤプロトコル診断ユニットは、各々がデータヘッダを具備するデータパケットを使って通信し、前記第2所定信号パターンは、無効データヘッダに対応することを特徴とする請求項4に記載の装置。
  17. 前記監視ユニットは、前記所定のパターンを検知するように動作していないときはクロック同期されていないことを特徴とする請求項1に記載の装置。
  18. 前記データ処理装置は、集積回路であり、前記1本または複数の診断データ接続は前記集積回路のピン接続であることを特徴とする請求項1に記載の装置。
  19. データ処理装置であって、
    第1データ通信技術に従って、第1診断モード時に外部診断装置手段を用いて診断データを通信する第1診断ユニット手段と、
    第2データ通信技術に従って、第2診断モード時に前記外部診断装置手段を用いて診断データを通信する第2診断ユニット手段と、
    前記第1診断ユニット手段と前記第2診断ユニット手段との両方に接続されるとともに、前記装置と前記外部診断装置手段の間の診断データ通信を提供する1本または複数の診断データ接続手段と、
    前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンの検知に反応して、前記第1診断モードと前記第2診断モードとを切り替える監視ユニット手段と、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする装置。
  20. 装置において診断データを通信するための方法であって、
    第1データ通信方法に従い第1通信モードで第1診断ユニットと外部診断装置との間で診断データを通信する段階と、
    第2データ通信方法に従い第2通信モードで第2診断ユニットと前記外部診断装置との間で診断データを通信する段階と、
    前記装置と前記外部診断装置との間で診断データ通信を提供するために、前記第1診断ユニットと前記第2診断ユニットとの両方に1本または複数の診断データ接続を行う段階と、
    前記1本または複数の診断データ接続の少なくとも1本に接続されるとともに、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンの検知に応答して、前記第1診断モードと前記第2診断モードとの間で切り替えを行う監視ユニットを使用する段階と、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする方法。
  21. データ処理装置に接続するための診断装置で、
    前記データ処理装置と前記診断装置との間で診断データの通信を行うように動作可能であり、前記データ処理装置の内部で第1診断ユニットと第2診断ユニットとの両方に接続される1本または複数の診断データ接続と、
    第1データ通信技術に従い前記第1診断ユニットが前記診断装置と診断データを通信する第1診断モードと、第2データ通信技術に従い前記第2診断ユニットが前記診断装置と診断データを通信する第2診断モードとの間で、前記データ処理装置を切り替えるために、前記1本または複数の診断データ接続の少なくとも1本において、所定の信号パターンを生成するように動作可能である信号生成器と、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする診断装置。
  22. 前記1本または複数の診断データ接続は、複数の診断データ接続であり、前記第1診断ユニットは、前記複数の診断データ接続の全てを使用して前記第1診断モードで診断データを通信することを特徴とする請求項21に記載の診断装置。
  23. 前記第2診断ユニットは、前記複数の診断データ接続の少なくとも1本を使って、前記第2診断モードで診断データを通信することを特徴とする請求項22に記載の診断装置。
  24. 前記信号生成器は、前記データ処理装置を前記第1診断モードから前記第2診断モードに切り替えるための第1所定信号を生成し、かつ前記データ処理装置を前記第2診断モードから前記第1診断モードに切り替えるための、前記第1所定信号と異なる第2所定信号を生成することを特徴とする請求項21に記載の診断装置。
  25. 前記データ処理装置が、前記第1診断モードで操作され、前記信号生成器は、前記所定の信号パターンを生成する前に、前記第1診断ユニットをリセット状態に置くための信号を生成するように動作可能であることを特徴とする請求項21に記載の診断装置。
  26. 前記データ処理装置が、前記第2診断モードで操作され、前記信号生成器は、前記所定の信号パターンを生成する前に、前記第2診断ユニットをリセット状態に置くための信号を生成するように動作可能であることを特徴とする請求項21に記載の診断装置。
  27. 前記診断データの少なくともいくつかは、デバッグデータ、トレースデータもしくは製造テストデータの1つまたは複数を具備する請求項21に記載の診断装置。
  28. 前記第1診断ユニットは、JTAG診断ユニットであることを特徴とする請求項21に記載の診断装置。
  29. 前記JTAG診断ユニットは、命令データ内でシフトするためのIR脚に対応する状態を具備するJTAG TAP制御ステートマシンを具備し、前記第1所定信号パターンは、前記JTAG TAP制御ステートマシンの内部で、いかなる命令データ内のシフトも伴わずに前記IR脚を2回通って、前記JTAG診断ユニットのリセット状態に戻る状態変化を引き起こすことを特徴とする請求項24に記載の診断装置。
  30. 前記JTAG診断ユニットは、Test−Logic−Reset状態、Run−Test/Idle状態、Select DR状態、Select IR状態、シフト状態、更新状態及びキャプチャ状態に対応する状態を具備するJTAG TAP制御ステートマシンを具備し、前記第1信号パターンは、前記JTAG TAP制御ステートマシンの内部において、前記シフト状態、前記更新状態及び前記キャプチャ状態のいずれにも遷移することなく前記Test−Logic−Reset状態、前記Run−Test/Idle状態、前記Select DR状態、前記Select IR状態間を遷移する状態変化を引き起こすことを特徴とする請求項24に記載された診断装置。
  31. 前記第2診断ユニットは、シリアルワイヤプロトコル診断ユニットであることを特徴とする請求項21に記載の診断装置。
  32. 前記シリアルワイヤプロトコル診断ユニットは、各々がデータヘッダを具備するデータパケットを使って通信し、前記第2所定信号パターンは、無効データヘッダに対応することを特徴とする請求項24に記載の診断装置。
  33. 前記データ処理装置は、集積回路であり、前記1本または複数の診断データ接続は、前記集積回路のピン接続であることを特徴とする請求項21に記載の診断装置。
  34. データ処理装置への接続のための診断装置であって、
    前記データ処理装置の内部で、第1診断ユニットと第2診断ユニットとの両方に接続されるとともに、前記データ処理装置と前記診断装置との間で診断データ通信を行うように動作可能である1本または複数の診断データ接続手段と、
    前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンを生成し、第1データ通信技術に従い前記第1診断ユニットが前記診断装置と診断データを通信する第1診断モードと、第2 データ通信技術に従い前記第2診断ユニットが前記診断装置と診断データを通信する第2診断モードとの間で前記データ処理装置の切り替えを行うための信号生成手段と、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさない診断装置。
  35. 診断装置とデータ処理装置との間で診断データ通信する方法であって、
    前記データ処理装置と前記診断装置との間で診断データ通信を提供するために、1本または複数の診断データ接続を、第1診断ユニットと第2診断ユニットとの両方に前記データ処理装置の内部で接続する段階と、
    第1データ通信技術に従い前記第1診断ユニットが前記診断ユニットと診断データを通信する第1診断モードと、第2データ通信技術に従い前記第2診断ユニットが前記診断ユニットと診断データを通信する第2診断モードとの間で、前記データ処理装置を切り替えるために、前記1本または複数の診断データ接続の少なくとも1本において所定の信号パターンを生成する段階と、
    を具備し、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している一方による、前記第1診断ユニットと前記第2診断ユニットのうち現在動作している前記一方の外部における前記データ処理装置のいずれの状態変化も、前記所定の信号パターンが引き起こさないことを特徴とする方法。
JP2006343405A 2005-12-23 2006-12-20 診断モード切り替え装置及びその方法 Active JP5259080B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0526448.6A GB0526448D0 (en) 2005-12-23 2005-12-23 Diagnostic mode switching
GB0526448.6 2005-12-23

Publications (2)

Publication Number Publication Date
JP2007199055A JP2007199055A (ja) 2007-08-09
JP5259080B2 true JP5259080B2 (ja) 2013-08-07

Family

ID=35841240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006343405A Active JP5259080B2 (ja) 2005-12-23 2006-12-20 診断モード切り替え装置及びその方法

Country Status (3)

Country Link
US (2) US7743294B2 (ja)
JP (1) JP5259080B2 (ja)
GB (2) GB0526448D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7032941B2 (ja) 2017-10-13 2022-03-09 株式会社Kri 自己修復性ゲル

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969765A1 (fr) * 2010-12-27 2012-06-29 St Microelectronics Grenoble 2 Circuit numerique testable par seulement deux broches
US8732526B1 (en) * 2011-06-24 2014-05-20 Maxim Integrated Products, Inc. Single-wire data interface for programming, debugging and testing a programmable element
EP3238065A4 (en) * 2014-12-22 2018-08-01 Intel Corporation Reconfigurable test access port with finite state machine control
US9810739B2 (en) * 2015-10-27 2017-11-07 Andes Technology Corporation Electronic system, system diagnostic circuit and operation method thereof
CN111273157B (zh) * 2020-02-24 2022-07-08 上海御渡半导体科技有限公司 一种芯片共享资源串行测试装置及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623652A1 (fr) * 1987-11-20 1989-05-26 Philips Nv Unite de memoire statique a plusieurs modes de test et ordinateur muni de telles unites
US5029166A (en) * 1989-05-31 1991-07-02 At&T Bell Laboratories Method and apparatus for testing circuit boards
US5627842A (en) * 1993-01-21 1997-05-06 Digital Equipment Corporation Architecture for system-wide standardized intra-module and inter-module fault testing
JPH11153650A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体集積回路装置
KR100280481B1 (ko) * 1998-05-13 2001-02-01 김영환 엠씨유의테스트모드설정회로
GB2379424B (en) 1999-02-26 2003-07-09 Takata Corp Pre-tensioner
WO2000073809A1 (fr) * 1999-05-26 2000-12-07 Hitachi, Ltd. Circuit integre a semi-conducteur
GB0025593D0 (en) * 2000-10-18 2000-12-06 Sgs Thomson Microelectronics On-chip emulator communication
GB2379524A (en) * 2001-09-06 2003-03-12 Nec Technologies Multiplexing pins on an ASIC
US6961885B2 (en) * 2001-11-26 2005-11-01 Ati Technologies, Inc. System and method for testing video devices using a test fixture
JP3751576B2 (ja) * 2002-05-28 2006-03-01 沖電気工業株式会社 半導体装置及びそのテスト方法
JP2004191055A (ja) * 2002-12-06 2004-07-08 Fuji Electric Device Technology Co Ltd テスト回路
JP2006510980A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続
US7444571B1 (en) * 2003-02-27 2008-10-28 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7302282B2 (en) * 2003-12-05 2007-11-27 Agilent Technologies, Inc. Communications system for implementation of synchronous, multichannel, galvanically isolated instrumentation devices
US20080201503A1 (en) * 2003-12-05 2008-08-21 Mckim James B Communications System for Implementation of Synchronous, Multichannel, Galvanically Isolated Instrumentation Devices
US7225379B2 (en) * 2004-04-23 2007-05-29 Oki Electric Industry Co., Ltd. Circuit and method for testing semiconductor device
US7552360B2 (en) * 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
US7961885B2 (en) * 2005-04-20 2011-06-14 Honeywell International Inc. Encrypted JTAG interface
US7509250B2 (en) * 2005-04-20 2009-03-24 Honeywell International Inc. Hardware key control of debug interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7032941B2 (ja) 2017-10-13 2022-03-09 株式会社Kri 自己修復性ゲル

Also Published As

Publication number Publication date
GB2433618A (en) 2007-06-27
US20100223518A1 (en) 2010-09-02
GB0526448D0 (en) 2006-02-08
JP2007199055A (ja) 2007-08-09
US20070167785A1 (en) 2007-07-19
GB0623026D0 (en) 2006-12-27
US7743294B2 (en) 2010-06-22
GB2433618B (en) 2010-04-07
US7949914B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP5259080B2 (ja) 診断モード切り替え装置及びその方法
US6977960B2 (en) Self test circuit for evaluating a high-speed serial interface
JP3998303B2 (ja) Tapコントローラを有する集積回路
JP5297382B2 (ja) ソフトウェア試験のために過渡ハードウェア故障を注入する方法及び装置
JP2013029515A (ja) 最適化されたjtagインターフェイス
JP5167904B2 (ja) スキャン制御方法、スキャン制御回路及び装置
KR100462177B1 (ko) 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
JP2008226083A (ja) オンチップ・デバッグ・エミュレータおよびデバッグ方法並びにマイクロコンピュータ
KR100698860B1 (ko) Jtag 시험 방식
JP2008089518A (ja) 半導体集積回路及び試験方法
JP2004164367A (ja) マルチプロセッサシステム
CN114113819A (zh) 电子器件及对应的自测试方法
JP2001027958A (ja) 1チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたicカード
US6052808A (en) Maintenance registers with Boundary Scan interface
JP2000162277A (ja) 半導体集積回路
JP2006329737A (ja) 半導体集積回路装置とそのテスト方法
JP5176962B2 (ja) プリント板接続試験装置および方法
JP2002181903A (ja) 試験アーキテクチャ
CN114609510A (zh) 用于处理器的测试控制电路以及测试控制方法
JP2004094451A (ja) オンチップjtagインタフェース回路およびシステムlsi
JP4455556B2 (ja) テストインターフェース装置を有する半導体デバイス
JPH10232793A (ja) 半導体装置のデバッグ方法およびデバッグ回路装置
TWI760400B (zh) 以不同掃描鏈測試差分線路之系統及其方法
RU2198411C2 (ru) Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag
JP2006132994A (ja) バウンダリスキャン回路内臓lsi

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5259080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250