JP3003782B2 - 開発支援装置 - Google Patents

開発支援装置

Info

Publication number
JP3003782B2
JP3003782B2 JP9220007A JP22000797A JP3003782B2 JP 3003782 B2 JP3003782 B2 JP 3003782B2 JP 9220007 A JP9220007 A JP 9220007A JP 22000797 A JP22000797 A JP 22000797A JP 3003782 B2 JP3003782 B2 JP 3003782B2
Authority
JP
Japan
Prior art keywords
rom
control circuit
board
emulation
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9220007A
Other languages
English (en)
Other versions
JPH1153211A (ja
Inventor
宏之 山賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9220007A priority Critical patent/JP3003782B2/ja
Priority to US09/127,771 priority patent/US6263305B1/en
Publication of JPH1153211A publication Critical patent/JPH1153211A/ja
Application granted granted Critical
Publication of JP3003782B2 publication Critical patent/JP3003782B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はコンピュータの開発
支援装置に関し、特にＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ
Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）の拡
張スロット（以下、単にＰＣＩスロットという）を使用
したＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）エミ
ュレーション型の開発支援装置に関する。
【０００２】
【従来の技術】従来、この種の開発支援装置では、デバ
ッグやＲＯＭソフトウェアの開発を行う場合、コンピュ
ータボード上にＲＯＭ用のＩＣ（Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）ソケットを設け、ＩＣソケットに対
してＲＯＭのエミュレーションを行うエミュレータに接
続するためのプローブを接続する必要があった。たとえ
ば、特開昭６４−９５４２号公報には、ＲＯＭ用のＩＣ
ソケットに接続するＲＯＭエミュレーション型の開発支
援装置に関する技術が記載されている。
【０００３】
【発明が解決しようとする課題】第１の問題点は、開発
支援装置を接続するためには、デバッグを行うコンピュ
ータボードにあらかじめＲＯＭ用のＩＣソケットを実装
しておく必要があるということである。よって、ＲＯＭ
用のＩＣソケットが用意されていないコンピュータボー
ドに対する開発支援装置の接続が困難であるということ
である。その理由は、コンピュータボードに対するエミ
ュレータの接続にＲＯＭ用のＩＣソケットを用いるから
である。
【０００４】本発明の目的は、ＰＣＩスロットを有する
コンピュータに対して、ＲＯＭ用のＩＣソケットを用い
ることなく、接続可能なＲＯＭエミュレーション型の開
発支援装置を提供することにある。
【０００５】また、本発明の他の目的は、ＰＣＩスロッ
トを有するコンピュータに対して、ＲＯＭ用のＩＣソケ
ットを用いることなく、接続可能なＲＯＭエミュレーシ
ョンボードを提供することにある。
【０００６】
【課題を解決するための手段】本発明の開発支援装置
は、ＲＯＭエミュレーション型の開発支援装置におい
て、コンピュータのＰＣＩバスに接続するＲＯＭ制御回
路（図１の２１）を設け、コンピュータボード上のＲＯ
Ｍ制御回路（図１の１３１）の代わりに動作させること
を特徴とする。
【０００７】また、本発明の開発支援装置は、ＲＯＭエ
ミュレーション型の開発支援装置において、コンピュー
タのＰＣＩバスに接続するＲＯＭ制御回路（図１の２
１）を備えるＲＯＭエミュレーションボード（図１の
２）をコンピュータボード上のＰＣＩスロット（図１の
１５）に実装し、コンピュータボード上のＲＯＭ制御回
路（図１の１３１）がＲＯＭがアクセスされたことを示
す信号をアサートする前に前記ＲＯＭエミュレーション
ボード上のＲＯＭ制御回路（図１の２１）が前記ＲＯＭ
がアクセスされたことを示す信号をアサートすることに
より、前記ＲＯＭエミュレーションボード（図１の２）
上のＲＯＭ制御回路（図１の２１）が前記コンピュータ
ボード上のＲＯＭ制御回路（図１の１３１）の代わりに
動作することを特徴とする。
【０００８】一方、本発明のＲＯＭエミュレーションボ
ードは、コンピュータボード上のＲＯＭ制御回路（図１
の１３１）がＲＯＭがアクセスされたことを示す信号を
アサートする前に前記ＲＯＭがアクセスされたことを示
す信号をアサートすることにより前記コンピュータボー
ド上のＲＯＭ制御回路（図１の１３１）の代わりに動作
するＲＯＭ制御回路（図１の２１）と、このＲＯＭ制御
回路（図１の２１）に対して前記ＲＯＭのように振る舞
うとともに、ホストコンピュータからのコマンドにより
プログラムの実行制御，プログラムおよびレジスタのモ
ニタおよび変更，リアルタイムでのトレース制御等を行
うＲＯＭエミュレーション回路（図１の２２）とを有す
る。
【０００９】また、本発明のＲＯＭエミュレーションボ
ードは、コンピュータボード上のＲＯＭ制御回路（図１
の１３１）がＲＯＭがアクセスされたことを示す信号を
アサートする前に前記ＲＯＭがアクセスされたことを示
す信号をアサートすることにより前記コンピュータボー
ド上のＲＯＭ制御回路（図１の１３１）の代わりに動作
するＲＯＭ制御回路（図１の２１）と、このＲＯＭ制御
回路（図１の２１）に対して接続されたＲＯＭ用のＩＣ
ソケット（図３の２３）とを有する。
【００１０】ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓ
ｉｎｇ Ｕｎｉｔ）のＲＯＭアクセスに対して、コンピ
ュータ本体のＲＯＭ制御回路の代わりに、ＰＣＩスロッ
トに実装可能なＲＯＭエミュレーションボードに搭載さ
れたＲＯＭ制御回路が応答する。よって、ＰＣＩスロッ
トに実装されたＲＯＭエミュレーションボードにＲＯＭ
エミュレーション回路またはＲＯＭ用のＩＣソケットを
搭載することが可能となる。このため、ＲＯＭ用のＩＣ
ソケットを有していないコンピュータボードに対して、
ＰＣＩスロットを使用して開発支援装置を接続し、コン
ピュータのデバッグやＲＯＭソフトウェアの開発を行う
ことが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
【００１２】図１は、本発明の第１の実施の形態に係る
開発支援装置およびＰＣＩスロットを有する一般的なコ
ンピュータの構成を示す回路ブロック図である。
【００１３】図１を参照すると、ＰＣＩスロット１５を
持つコンピュータ１は、ＣＰＵｌｌのローカルバス１０
１とＰＣＩバス１０２とを接続するためのブリッジＬＳ
Ｉ（Ｌａｒｇｅ Ｓｃａｌｅｄ Ｉｎｔｅｇｒａｔｉｏ
ｎ）１２と、ＰＣＩバス１０２とバス１０３とを接続す
るためのブリッジＬＳＩ１３とを有している。バス１０
３は、主に低速なメモリやＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔ
ｐｕｔ）装置等を接続するために使用され、ＲＯＭ１４
もバス１０３に接続されている。ＲＯＭ１４の制御は、
ブリッジＬＳＩ１３に内蔵されたＲＯＭ制御回路１３１
により行われている。
【００１４】開発支援装置は、デバッグやＲＯＭソフト
ウェアの開発を行うターゲットとなるコンピュータ１の
ＰＣＩスロット１５に実装するＲＯＭエミュレーション
ボード２と、ＲＯＭエミュレーションボード２を制御し
デバッグ等の作業を実際に行うためのホストコンピュー
タ３とから構成されている。
【００１５】ホストコンピュータ３は、接続ケーブル４
によりＲＯＭエミュレーションボード２に接続される。
【００１６】次に、ＲＯＭエミュレーションボード２の
詳細な構成について説明する。
【００１７】ＲＯＭエミュレーションボード２は、ＲＯ
Ｍ制御回路２１と、ＲＯＭエミュレーション回路２２と
を搭載している。
【００１８】ＲＯＭ制御回路２１は、第１の実施の形態
に係る開発支援装置の接続時、ＣＰＵｌｌからのＲＯＭ
アクセスでは、コンピュータ１本体内のＲＯＭ制御回路
１３１の代わりに動作する。よって、ＲＯＭ制御回路２
１は、ＲＯＭ制御回路１３１と同等の機能をもつ回路に
より構成されている。
【００１９】ＲＯＭエミュレーション回路２２は、ＲＯ
Ｍ制御回路２１に対してＲＯＭ１４のように振る舞う
が、ホストコンピュータ３からのコマンドにより、プロ
グラムの実行制御，プログラムおよびＣＰＵ１１のレジ
スタのモニタおよび変更，リアルタイムでのトレース制
御等を行う機能を有する。
【００２０】図２は、第１の実施の形態に係る開発支援
装置の動作を説明するためのタイミング波形図である。
特に、ＰＣＩバス１０２のリードサイクルにおいて、バ
スのマスタからのアクセスに対して、ターゲットがどの
ように応答するかを示す。ＣＰＵｌｌからＲＯＭ１４の
アクセスにおいては、ＰＣＩバスサイクルのマスタはブ
リッジＬＳＩ１２、ターゲットはブリッジＬＳＩ１３と
なる。
【００２１】ＣＬＫ信号ａは、ＰＣＩバス１０２のクロ
ック信号である。
【００２２】ＦＲＡＭＥ＃信号ｂは、ＰＣＩバスサイク
ルの開始を示す信号であり、マスタにより出力される。
【００２３】ＡＤ信号ｃは、マルチプレクスされたアド
レス／データ信号であり、ＦＲＡＭＥ＃信号ｂがアクテ
ィブ（ロウ）となると同時にアドレスが出力される。
【００２４】Ｃ／ＢＥ＃信号ｄは、バスサイクルのタイ
プを示すコマンド信号とバイトイネーブル信号とをマル
チプレクスした信号である。
【００２５】ＤＥＶＳＥＬ＃信号ｅは、ターゲットが自
身がアクセスされたことを示すために出力するトライス
テートの信号である。
【００２６】次に、このように構成された第１の実施の
形態に係る開発支援装置の動作について説明する。
【００２７】通常、ＣＰＵｌｌは、命令を読み込む際、
ＰＣＩバス１０２に接続されたブリッジＬＳＩ１３に内
蔵されたＲＯＭ制御回路１３１を通じてＲＯＭ１４に対
してアクセスを行う。
【００２８】開発支援装置では、デバッグやＲＯＭソフ
トウェアの開発を行う際、ＣＰＵｌｌの命令読み込みに
対して、ＲＯＭ制御回路１３１の代わりにＲＯＭ制御回
路２１が応答する。
【００２９】よって、ＣＰＵｌｌは、命令の読み込みを
ＲＯＭ１４からではなく、ＲＯＭエミュレーションボー
ド２内のＲＯＭエミュレーション回路２２から行う。よ
って、ＲＯＭエミュレーション回路２２により、プログ
ラムの実行制御，プログラムおよびＣＰＵ１１のレジス
タのモニタおよび変更，リアルタイムでのトレース制御
等を行うことが可能となる。
【００３０】次に、ＣＰＵｌｌの命令読み込みに対し
て、ＲＯＭ制御回路２１がどのようにしてＲＯＭ制御回
路１３１の代わりに応答するかを、図２を使用して説明
する。
【００３１】ＦＲＡＭＥ＃信号ｂがアクティブとなるク
ロックサイクルをＴｌとすると、ＰＣＩバス１０２に接
続された各デバイスは、ＡＤ信号ｃおよびＣ／ＢＥ＃信
号ｄをデコードし、自身に対するアクセスであった場
合、クロックサイクルＴ２，Ｔ３およびＴ４の何れかで
ＤＥＶＳＥＬ＃信号ｅをアサートする必要がある。
【００３２】しかし、ＰＣＩの規格では、他のデバイス
によりＤＥＶＳＥＬ＃信号ｅがアサートされない場合に
ＤＥＶＳＥＬ＃信号ｅを出力すること、すなわちサブト
ラクトデコードを行うことが許されている。サブトラク
トデコードを行うデバイスは、クロックサイクルＴ２〜
Ｔ４の間に他のデバイスがＤＥＶＳＥＬ＃信号ｅをアサ
ートしない場合、クロックサイクルＴ５にてＤＥＶＳＥ
Ｌ＃信号ｅをアサートする。
【００３３】ＰＣＩバス１０２を有するコンピュータ１
では、一般的にサブトラクトデコードはブリッジＬＳＩ
１３により行われている。この理由は、アクセスがＰＣ
Ｉバス１０２に接続されたデバイスに対するアクセスで
あった場合、必ず何れかのデバイスがＤＥＶＳＥＬ＃信
号ｅをアサートするため、ＤＥＶＳＥＬ＃信号ｅがアサ
ートされない場合はバス１０３に接続されたデバイスヘ
のアクセスであると仮定できるからである。よって、Ｄ
ＥＶＳＥＬ＃信号ｅがクロックサイクルＴ４までにアサ
ートされない場合、ブリッジＬＳＩ１３は、クロックサ
イクルＴ５にてＤＥＶＳＥＬ＃信号ｅをアサートし、バ
ス１０３のサイクルを起動するのである。
【００３４】ＲＯＭ１４もバス１０３に接続されている
ため、ＲＯＭ１４に対するアクセスも例外ではなくサブ
トラクトデコードによりＤＥＶＳＥＬ＃信号ｅを返して
いる。よって、ＲＯＭ制御回路２１は、ＰＣＩバス１０
２のＡＤ信号ｃおよびＣ／ＢＥ＃信号ｄをデコードし、
ＲＯＭ１４へのアクセスであった場合、クロックサイク
ルＴ４までにＤＥＶＳＥＬ＃信号ｅをアサートすること
により、ＲＯＭ制御回路１３１の代わりにＲＯＭ制御回
路２１が、ＣＰＵｌｌのＲＯＭ１４へのアクセスに応答
することが可能となる。
【００３５】このようにして、ＲＯＭ用のＩＣソケット
が用意されていないコンピュータのボードに対しても、
ＰＣＩスロット１５にＲＯＭエミュレーションボード２
を接続することにより、あたかも、ＲＯＭ１４にエミュ
レータが接続されているかのようにデバッグやＲＯＭソ
フトウェアの開発を行うことが可能となる。
【００３６】次に、本発明の第２の実施の形態について
図面を参照して説明する。
【００３７】図３を参照すると、ＲＯＭエミュレーショ
ンボード２には、ＲＯＭエミュレーション回路２２の代
わりに、ＲＯＭ用のＩＣソケット２３が実装されてい
る。よって、特開昭６４−９５４２号公報に記述されて
いるものと同様な開発支援装置５をＲＯＭ用のＩＣソケ
ット２３に接続することが可能となる。よって、ＲＯＭ
用のＩＣソケットが用意されていないコンピュータ１の
ボードに対しても、第１の実施の形態にて説明した開発
支援装置と同様に、デバッグやＲＯＭソフトウェアの開
発等を行うことが可能となる。
【００３８】本発明の第２の実施の形態は、第１の実施
の形態の効果に加えて、ＲＯＭエミュレーションボード
２の回路構成を簡略化できるという効果も有する。
【００３９】
【発明の効果】第１の効果は、開発支援装置を接続する
ために、コンピュータボード上にＲＯＭ用のＩＣソケッ
トが不要であるということである。このため、ＰＣＩス
ロットを有するコンピュータに対しては、ＲＯＭが直接
半田付けされており、ＲＯＭ用のＩＣソケットが搭載さ
れていない場合でも、ＲＯＭエミュレーション型の開発
支援装置を接続することが可能となる。その理由は、Ｐ
ＣＩスロットを利用して開発支援装置の接続を行うから
である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る開発支援装置
の構成を示す回路ブロック図である。
【図２】第１の実施の形態に係る開発支援装置の動作を
説明するタイミング波形図である。
【図３】本発明の第２の実施の形態に係る開発支援装置
の構成を示す回路ブロック図である。
【符号の説明】
１ コンピュータ ２ ＲＯＭエミュレーションボード ３ ホストコンピュータ ４ 接続ケーブル ５ 開発支援装置 １１ ＣＰＵ １２ ブリッジＬＳＩ １３ ブリッジＬＳＩ １４ ＲＯＭ １５ ＰＣＩスロット ２１ ＲＯＭ制御回路 ２２ ＲＯＭエミュレーション回路 ２３ ＲＯＭ用ＩＣソケット １０１ ローカルバス １０２ ＰＣＩバス １０３ バス １３１ ＲＯＭ制御回路 ａ クロック信号 ｂ ＦＲＡＭＥ＃信号 ｃ ＡＤ信号 ｄ Ｃ／ＢＥ＃信号 ｅ ＤＥＶＳＥＬ＃信号

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＲＯＭエミュレーション型の開発支援装
    置において、 コンピュータのＰＣＩバスに接続するＲＯＭ制御回路を
    設け、コンピュータボード上のＲＯＭ制御回路の代わり
    に動作させることを特徴とする開発支援装置。
  2. 【請求項２】 ＲＯＭエミュレーション型の開発支援装
    置において、 コンピュータのＰＣＩバスに接続するＲＯＭ制御回路を
    備えるＲＯＭエミュレーションボードをコンピュータボ
    ード上のＰＣＩスロットに実装し、コンピュータボード
    上のＲＯＭ制御回路がＲＯＭがアクセスされたことを示
    す信号をアサートする前に前記ＲＯＭエミュレーション
    ボード上のＲＯＭ制御回路が前記ＲＯＭがアクセスされ
    たことを示す信号をアサートすることにより、前記ＲＯ
    Ｍエミュレーションボード上のＲＯＭ制御回路が前記コ
    ンピュータボード上のＲＯＭ制御回路の代わりに動作す
    ることを特徴とする開発支援装置。
  3. 【請求項３】 前記ＰＣＩバスに接続するＲＯＭ制御回
    路に対して、ＲＯＭエミュレーション回路を接続する請
    求項１または２記載の開発支援装置。
  4. 【請求項４】 前記ＰＣＩバスに接続するＲＯＭ制御回
    路に対して、ＲＯＭ用のＩＣソケットを接続する請求項
    １または２記載の開発支援装置。
  5. 【請求項５】 コンピュータボード上のＲＯＭ制御回路
    がＲＯＭがアクセスされたことを示す信号をアサートす
    る前に前記ＲＯＭがアクセスされたことを示す信号をア
    サートすることにより前記コンピュータボード上のＲＯ
    Ｍ制御回路の代わりに動作するＲＯＭ制御回路と、 このＲＯＭ制御回路に対して前記ＲＯＭのように振る舞
    うとともに、ホストコンピュータからのコマンドにより
    プログラムの実行制御，プログラムおよびレジスタのモ
    ニタおよび変更，リアルタイムでのトレース制御等を行
    うＲＯＭエミュレーション回路とを有することを特徴と
    するＲＯＭエミュレーションボード。
  6. 【請求項６】 コンピュータボード上のＲＯＭ制御回路
    がＲＯＭがアクセスされたことを示す信号をアサートす
    る前に前記ＲＯＭがアクセスされたことを示す信号をア
    サートすることにより前記コンピュータボード上のＲＯ
    Ｍ制御回路の代わりに動作するＲＯＭ制御回路と、 このＲＯＭ制御回路に対して接続されたＲＯＭ用のＩＣ
    ソケットとを有することを特徴とするＲＯＭエミュレー
    ションボード。
JP9220007A 1997-07-31 1997-07-31 開発支援装置 Expired - Fee Related JP3003782B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9220007A JP3003782B2 (ja) 1997-07-31 1997-07-31 開発支援装置
US09/127,771 US6263305B1 (en) 1997-07-31 1998-07-31 Software development supporting system and ROM emulation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9220007A JP3003782B2 (ja) 1997-07-31 1997-07-31 開発支援装置

Publications (2)

Publication Number Publication Date
JPH1153211A JPH1153211A (ja) 1999-02-26
JP3003782B2 true JP3003782B2 (ja) 2000-01-31

Family

ID=16744478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9220007A Expired - Fee Related JP3003782B2 (ja) 1997-07-31 1997-07-31 開発支援装置

Country Status (2)

Country Link
US (1) US6263305B1 (ja)
JP (1) JP3003782B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625680B1 (en) * 1999-08-16 2003-09-23 Cisco Technology, Inc. System and method for processing circuit card connector and redundancy events
KR100391170B1 (ko) * 2000-12-28 2003-07-12 엘지전자 주식회사 메인 프로세싱 회로 데이터 보드
TW490637B (en) * 2001-01-16 2002-06-11 Ind Tech Res Inst Memory emulator for simulating memory components of different interface specification and not restrained to memory space
US6854047B2 (en) * 2001-09-20 2005-02-08 Oki Electric Industry Co., Ltd. Data storage device and data transmission system using the same
JP4282390B2 (ja) * 2003-07-04 2009-06-17 富士通テン株式会社 マイコンのロジック開発装置
US7313729B2 (en) * 2004-02-20 2007-12-25 Winbond Electronics Corp. Low-cost debugging system with a ROM or RAM emulator
TWI254855B (en) * 2004-10-08 2006-05-11 Via Tech Inc Memory simulation device and method thereof
US8117282B2 (en) 2004-10-20 2012-02-14 Clearplay, Inc. Media player configured to receive playback filters from alternative storage mediums
EP1904933A4 (en) 2005-04-18 2009-12-09 Clearplay Inc DEVICE, SYSTEM AND METHOD FOR ASSOCIATING ONE OR MORE FILTER FILES WITH A PARTICULAR MULTIMEDIA PRESENTATION
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
JP6709510B2 (ja) * 2017-02-08 2020-06-17 京セラドキュメントソリューションズ株式会社 電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112247A (ja) 1984-11-07 1986-05-30 Hitachi Ltd デ−タ処理装置
JPS649542A (en) 1988-02-10 1989-01-12 Mitsubishi Electric Corp Development supporting device for microcomputer
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
JP2748045B2 (ja) 1990-09-14 1998-05-06 富士写真フイルム株式会社 写真材料
JPH04332051A (ja) 1991-05-07 1992-11-19 Fuji Electric Co Ltd 機器組み込み形マイクロコンピュータのプログラムデバッグ方式
JPH05162416A (ja) 1991-12-11 1993-06-29 Casio Electron Mfg Co Ltd 印字装置
JPH06149509A (ja) 1992-11-12 1994-05-27 Casio Electron Mfg Co Ltd 印字装置
US5768563A (en) * 1993-07-20 1998-06-16 Dell Usa, L.P. System and method for ROM program development
US5446869A (en) * 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5517650A (en) * 1994-12-19 1996-05-14 International Business Machines Corporation Bridge for a power managed computer system with multiple buses and system arbitration
US5898858A (en) * 1995-09-28 1999-04-27 Intel Corporation Method and apparatus for providing emulator overlay memory support for ball grid array microprocessor packages
US5819056A (en) * 1995-10-06 1998-10-06 Advanced Micro Devices, Inc. Instruction buffer organization method and system
US5802327A (en) * 1995-11-13 1998-09-01 Luminex Software Incorporated Device for SCSI expansion
US5794013A (en) * 1996-10-28 1998-08-11 International Business Machines Corporation System and method for testing computer components in development environments
US5890002A (en) * 1996-12-31 1999-03-30 Opti Inc. System and method for bus master emulation

Also Published As

Publication number Publication date
JPH1153211A (ja) 1999-02-26
US6263305B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
KR0168656B1 (ko) 데이터 처리 시스템
EP0652516A1 (en) Integrated microprocessor
JP3003782B2 (ja) 開発支援装置
WO2006008721A2 (en) Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller
US7016826B2 (en) Apparatus and method of developing software for a multi-processor chip
JP2001184226A (ja) メモリブロックを有するデジタルシステムおよびメモリのブロックのエミュレーティング方法
JPS6360424B2 (ja)
JP2001209556A (ja) 検証支援システム
Maier On-chip debug support for embedded systems-on-chip
JP2001249823A (ja) マイクロコンピュータ開発支援装置
US20030101394A1 (en) Method and apparatus for testing electronic components
JP2001084161A (ja) データ処理装置
JP3424548B2 (ja) 組み込み機器用ソフトウエア論理シミュレータ
JP2002268911A (ja) 電子計算機用開発支援装置
JPH0550016B2 (ja)
JPH0863368A (ja) エミュレータおよびマイクロコンピュータ
TW452683B (en) Circuit emulator adapter
JP4084912B2 (ja) マイクロプロセッサシステム
JP2000163280A (ja) マイクロプロセッサ、マイクロプログラムデバッグ方式及びマイクロプロセッサ組み込み機器
KR200175057Y1 (ko) 컴퓨터의 오류 수정 장치
JPH08147191A (ja) エミュレータおよびそれを用いたマイクロコンピュータ開発支援装置
JPH06301569A (ja) 周辺ｌｓｉ用エミュレータ
JPS62130437A (ja) Ｌｓｉトレ−ス方式
Martin et al. A Cost-Effective Calibration and Debug Interface for Automotive Controllers According to the (IEEE-ISTO 5001)
JP2001209555A (ja) 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees