JPH05162416A - 印字装置 - Google Patents
印字装置Info
- Publication number
- JPH05162416A JPH05162416A JP3350373A JP35037391A JPH05162416A JP H05162416 A JPH05162416 A JP H05162416A JP 3350373 A JP3350373 A JP 3350373A JP 35037391 A JP35037391 A JP 35037391A JP H05162416 A JPH05162416 A JP H05162416A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- rom
- emc
- cartridge
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】内蔵ＲＯＭを用いずに１つのカートリッジのみ
でダブルエミュレーションを実現すること。 【構成】ページプリンタ２０のコネクタ３４に着脱自在
なエミュレーションカートリッジ（ＥＭＣ）６０を、或
る種類の上位機器に対するエミュレーションプログラム
を記憶している第１のＲＯＭセットと、別の種類の上位
機器に対するエミュレーションプログラムを記憶してい
る第２のＲＯＭセットとを内蔵して構成し、また、コネ
クタ３４及びＥＭＣ６０のコネクタピン６５のピン配
置、及びＥＭＣ６０の内部配線を、このＥＭＣ６０をど
ちらの面を上面としてコネクタ３４に装着するかにより
一方のＲＯＭセットに選択信号が与えられ且つどちらの
面を上面にしてもデータ，アドレスのビット並びが正常
となるように構成する。
でダブルエミュレーションを実現すること。 【構成】ページプリンタ２０のコネクタ３４に着脱自在
なエミュレーションカートリッジ（ＥＭＣ）６０を、或
る種類の上位機器に対するエミュレーションプログラム
を記憶している第１のＲＯＭセットと、別の種類の上位
機器に対するエミュレーションプログラムを記憶してい
る第２のＲＯＭセットとを内蔵して構成し、また、コネ
クタ３４及びＥＭＣ６０のコネクタピン６５のピン配
置、及びＥＭＣ６０の内部配線を、このＥＭＣ６０をど
ちらの面を上面としてコネクタ３４に装着するかにより
一方のＲＯＭセットに選択信号が与えられ且つどちらの
面を上面にしてもデータ，アドレスのビット並びが正常
となるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ページプリンタ等の印
字装置に係り、特に、複数種類の上位機器から出力され
る印字制御情報を解析して対応する印字動作を実行する
機能を有する印字装置に関する。
字装置に係り、特に、複数種類の上位機器から出力され
る印字制御情報を解析して対応する印字動作を実行する
機能を有する印字装置に関する。
【０００２】
【従来の技術】ページプリンタ等の印字装置は、上位機
器から出力された印字制御情報を解析して、対応する印
字動作を実行する。このような印字装置は、通常、複数
種類の上位機器に接続可能に構成されている。即ち、種
々の上位機器から種々の印字制御情報が出力されるた
め、印字装置は、それらの情報に対応して動作できるよ
うな処理プログラムを用意しているのが普通である。
器から出力された印字制御情報を解析して、対応する印
字動作を実行する。このような印字装置は、通常、複数
種類の上位機器に接続可能に構成されている。即ち、種
々の上位機器から種々の印字制御情報が出力されるた
め、印字装置は、それらの情報に対応して動作できるよ
うな処理プログラムを用意しているのが普通である。
【０００３】このように、或る特定の印字装置に対して
出力される特定の印字情報を受けて、その特定の印字装
置が印字するのと同等の印字処理を行なうための処理プ
ログラムをエミュレーションプログラムと呼んでいる。
出力される特定の印字情報を受けて、その特定の印字装
置が印字するのと同等の印字処理を行なうための処理プ
ログラムをエミュレーションプログラムと呼んでいる。
【０００４】従来の印字装置では、このエミュレーショ
ンプログラムを複数種類用意するために、内蔵ＲＯＭに
記憶した処理プログラムの他に、エミュレーションカー
トリッジ（ＥＭＣ）のような方式でエミュレーションプ
ログラムを供給する方法がとられている。つまり、ＥＭ
Ｃ及び内蔵ＲＯＭには、上位機器から送られて来る印字
制御情報に対応して動作するための制御プログラムが記
憶されている。このようにして２種類に対応可能とする
ことをダブルエミュレーションのように呼ぶことがあ
る。
ンプログラムを複数種類用意するために、内蔵ＲＯＭに
記憶した処理プログラムの他に、エミュレーションカー
トリッジ（ＥＭＣ）のような方式でエミュレーションプ
ログラムを供給する方法がとられている。つまり、ＥＭ
Ｃ及び内蔵ＲＯＭには、上位機器から送られて来る印字
制御情報に対応して動作するための制御プログラムが記
憶されている。このようにして２種類に対応可能とする
ことをダブルエミュレーションのように呼ぶことがあ
る。
【０００５】即ち、従来のダブルエミュレーション方式
は、図３の（Ｃ）に示すように、印字装置１００内に内
蔵エミュレーションＲＯＭ１０２を持ち、外部にはＥＭ
Ｃ１０４が存在する。そして、このＥＭＣ１０４が装着
されていなければ内蔵ＲＯＭ１０２によるエミュレーシ
ョンが、またＥＭＣ１０４が装着されていればカートリ
ッジによるエミュレーションが行えるようにして、ダブ
ルエミュレーションを行なっていた。
は、図３の（Ｃ）に示すように、印字装置１００内に内
蔵エミュレーションＲＯＭ１０２を持ち、外部にはＥＭ
Ｃ１０４が存在する。そして、このＥＭＣ１０４が装着
されていなければ内蔵ＲＯＭ１０２によるエミュレーシ
ョンが、またＥＭＣ１０４が装着されていればカートリ
ッジによるエミュレーションが行えるようにして、ダブ
ルエミュレーションを行なっていた。
【０００６】
【発明が解決しようとする課題】ところで、従来のＥＭ
Ｃ１０４は、カートリッジ１個で１種類のエミュレーシ
ョンしか持っていない。
Ｃ１０４は、カートリッジ１個で１種類のエミュレーシ
ョンしか持っていない。
【０００７】従って、ダブルエミュレーションとは言っ
ても、内蔵ＲＯＭ１０２は固定されているので、別のエ
ミュレーションに変えることができない。また、１つの
カートリッジでは、トリプルエミュレーションを行なう
ことは不可能である。
ても、内蔵ＲＯＭ１０２は固定されているので、別のエ
ミュレーションに変えることができない。また、１つの
カートリッジでは、トリプルエミュレーションを行なう
ことは不可能である。
【０００８】本発明は、上記の点に鑑みてなされたもの
で、内蔵ＲＯＭがなくても１つのカートリッジでダブル
エミュレーションが可能な印字装置を提供することを目
的としている。
で、内蔵ＲＯＭがなくても１つのカートリッジでダブル
エミュレーションが可能な印字装置を提供することを目
的としている。
【０００９】
【課題を解決するための手段】上記のような目的を達成
するために、本発明の印字装置は、上位機器より送出さ
れる印字制御情報に従って印字動作を実施するものであ
って、特に、前記印字制御情報に対応した印字処理を実
施するための制御プログラムを複数種類記憶した記憶手
段と、該記憶手段を前記印字装置に対し装着方向を異な
らせて装着自在に構成する接続手段と、該接続手段に対
する前記記憶手段の装着方向に応じて、前記複数種の制
御プログラムの内の１つを選択的に読出し、該読出され
た制御プログラムに従って印字制御処理を行なう処理手
段とを備えていることを特徴としている。
するために、本発明の印字装置は、上位機器より送出さ
れる印字制御情報に従って印字動作を実施するものであ
って、特に、前記印字制御情報に対応した印字処理を実
施するための制御プログラムを複数種類記憶した記憶手
段と、該記憶手段を前記印字装置に対し装着方向を異な
らせて装着自在に構成する接続手段と、該接続手段に対
する前記記憶手段の装着方向に応じて、前記複数種の制
御プログラムの内の１つを選択的に読出し、該読出され
た制御プログラムに従って印字制御処理を行なう処理手
段とを備えていることを特徴としている。
【００１０】
【作用】即ち、本発明の印字装置によれば、印字装置に
着脱自在なエミュレーションカートリッジ等の記憶手段
に、複数種類のエミュレーションプログラム等の制御プ
ログラムを記憶しておき、前記記憶手段を前記印字装置
に対し装着方向を異ならせて装着自在に構成する接続手
段を設け、処理手段が前記接続手段に対する前記記憶手
段の装着方向に応じて、前記複数種の制御プログラムの
内の１つを選択的に読出し、該読出された制御プログラ
ムに従って印字制御処理を行なうようにしているので、
内蔵ＲＯＭなしで且つ１つのカートリッジでダブルエミ
ュレーションを可能としている。
着脱自在なエミュレーションカートリッジ等の記憶手段
に、複数種類のエミュレーションプログラム等の制御プ
ログラムを記憶しておき、前記記憶手段を前記印字装置
に対し装着方向を異ならせて装着自在に構成する接続手
段を設け、処理手段が前記接続手段に対する前記記憶手
段の装着方向に応じて、前記複数種の制御プログラムの
内の１つを選択的に読出し、該読出された制御プログラ
ムに従って印字制御処理を行なうようにしているので、
内蔵ＲＯＭなしで且つ１つのカートリッジでダブルエミ
ュレーションを可能としている。
【００１１】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１の（Ａ）は実施例の印字装置のブロック構
成図であり、（Ｂ）はエミュレーションカートリッジ
（ＥＭＣ）の外観を示す斜視図である。
明する。図１の（Ａ）は実施例の印字装置のブロック構
成図であり、（Ｂ）はエミュレーションカートリッジ
（ＥＭＣ）の外観を示す斜視図である。
【００１２】図１の（Ａ）に於いて、参照番号１０は上
位機器としてのホストコンピュータであり、２０は印字
装置としてのページプリンタである。このページプリン
タ２０は、インターフェース（Ｉ／Ｆ）コントローラ３
０と、プリンタエンジン４０、及びこれらＩ／Ｆコント
ローラ３０とプリンタエンジン４０との間を接続するプ
リンタ（ＰＲ）インターフェース５０とで構成されてい
る。
位機器としてのホストコンピュータであり、２０は印字
装置としてのページプリンタである。このページプリン
タ２０は、インターフェース（Ｉ／Ｆ）コントローラ３
０と、プリンタエンジン４０、及びこれらＩ／Ｆコント
ローラ３０とプリンタエンジン４０との間を接続するプ
リンタ（ＰＲ）インターフェース５０とで構成されてい
る。
【００１３】Ｉ／Ｆコントローラ３０は、ホストインタ
ーフェース３１，マイクロプロセッサ（ＭＰＵ）３２，
内蔵ＲＯＭ３３，ＥＭＣ６０を装着するためのコネクタ
３４，ＲＡＭ３５，受信バッファ３６，イメージデータ
発生部３７，フレームメモリ（ＦＲＡＭ）３８を有して
いる。
ーフェース３１，マイクロプロセッサ（ＭＰＵ）３２，
内蔵ＲＯＭ３３，ＥＭＣ６０を装着するためのコネクタ
３４，ＲＡＭ３５，受信バッファ３６，イメージデータ
発生部３７，フレームメモリ（ＦＲＡＭ）３８を有して
いる。
【００１４】ホストインターフェース３１は、８ビット
パラレルインターフェース（セントロニクス準拠）とシ
リアルインターフェース（ＲＳ−２３２Ｃ準拠）によっ
て構成され、同一規格のインターフェースを持つホスト
コンピュータ１０とのデータの送受信を行なう。
パラレルインターフェース（セントロニクス準拠）とシ
リアルインターフェース（ＲＳ−２３２Ｃ準拠）によっ
て構成され、同一規格のインターフェースを持つホスト
コンピュータ１０とのデータの送受信を行なう。
【００１５】ＭＰＵ３２は、内蔵ＲＯＭ３３もしくはＥ
ＭＣ６０に記憶されたコマンド解析やシステム管理のた
めの制御プログラムに従って、Ｉ／Ｆコントローラ３０
内の各部の制御を司る。この場合、ＭＰＵ３２は、バス
コントローラやアドレスラッチ等を含んでいるものであ
る。つまり、アドレスとリード／ライト信号を出力し、
データのリード／ライトを行なうことのできるＭＰＵブ
ロックである。
ＭＣ６０に記憶されたコマンド解析やシステム管理のた
めの制御プログラムに従って、Ｉ／Ｆコントローラ３０
内の各部の制御を司る。この場合、ＭＰＵ３２は、バス
コントローラやアドレスラッチ等を含んでいるものであ
る。つまり、アドレスとリード／ライト信号を出力し、
データのリード／ライトを行なうことのできるＭＰＵブ
ロックである。
【００１６】ＲＡＭ３５は、ＭＰＵ３２のワークエリア
として使用される。
として使用される。
【００１７】受信バッファ３６は、ホストインターフェ
ース３１で受信されたホストコンピュータ１０からのコ
マンドやデータを一時的に記憶する。
ース３１で受信されたホストコンピュータ１０からのコ
マンドやデータを一時的に記憶する。
【００１８】イメージデータ発生部３７は、ホストコン
ピュータ１０から送られて来る文字コードに対応する文
字パターン（イメージデータ）が記憶されたキャラクタ
ジェネレータ（ＣＧ）ＲＯＭや、ユーザのデザインによ
る文字パターン（外字）が記憶されるＣＧＲＡＭで構成
され、入力コードに対応するイメージデータを発生す
る。
ピュータ１０から送られて来る文字コードに対応する文
字パターン（イメージデータ）が記憶されたキャラクタ
ジェネレータ（ＣＧ）ＲＯＭや、ユーザのデザインによ
る文字パターン（外字）が記憶されるＣＧＲＡＭで構成
され、入力コードに対応するイメージデータを発生す
る。
【００１９】ＦＲＡＭ３８は、１ページ分のイメージデ
ータを展開するためのビットマップメモリであり、印字
可能な最大の印字用紙（例えばＢ４）に対して上下左右
に所定の余白幅を除いた分の記憶容量を持っている。
ータを展開するためのビットマップメモリであり、印字
可能な最大の印字用紙（例えばＢ４）に対して上下左右
に所定の余白幅を除いた分の記憶容量を持っている。
【００２０】ＰＲインターフェース５０は、ＦＲＡＭ３
８に展開されたイメージデータをビデオ信号に変換して
プリンタエンジン４０に送信し、またプリンタエンジン
４０からそのプリンタエンジン４０の状態監視するため
のステータス信号をＩ／Ｆコントローラ３０に送信す
る。
８に展開されたイメージデータをビデオ信号に変換して
プリンタエンジン４０に送信し、またプリンタエンジン
４０からそのプリンタエンジン４０の状態監視するため
のステータス信号をＩ／Ｆコントローラ３０に送信す
る。
【００２１】プリンタエンジン４０は、図示しないプリ
ンタコントローラ，印字ヘッド，各種センサ，及び感光
体ドラム等の種々の負荷を有するプリンタ部４１を具備
している。このプリンタ部４１については、本発明の要
旨とは直接関係しないため、詳細な説明は省略する。
ンタコントローラ，印字ヘッド，各種センサ，及び感光
体ドラム等の種々の負荷を有するプリンタ部４１を具備
している。このプリンタ部４１については、本発明の要
旨とは直接関係しないため、詳細な説明は省略する。
【００２２】ＥＭＣ６０は、コネクタ３４に装着する時
に、どちらの面を上面にするかで、２種類のエミュレー
ションを可能とするカートリッジである。ここで例え
ば、ＲＯＭのアドレスを１０ビット、データを８ビット
出力（８kbitＲＯＭ）とし、ＲＯＭ構成も２個１セット
とする（１６ビットデータのＥＶＥＮ，ＯＤＤ）。そし
て、カートリッジ６０には、２種類のエミュレーション
をするため、ＲＯＭは２セット（４個）乗ることにな
る。この場合の回路構成は、図２の（Ａ）に示されるよ
うになる。
に、どちらの面を上面にするかで、２種類のエミュレー
ションを可能とするカートリッジである。ここで例え
ば、ＲＯＭのアドレスを１０ビット、データを８ビット
出力（８kbitＲＯＭ）とし、ＲＯＭ構成も２個１セット
とする（１６ビットデータのＥＶＥＮ，ＯＤＤ）。そし
て、カートリッジ６０には、２種類のエミュレーション
をするため、ＲＯＭは２セット（４個）乗ることにな
る。この場合の回路構成は、図２の（Ａ）に示されるよ
うになる。
【００２３】即ち、ＲＯＭE1６１及びＲＯＭO1６２は、
エミュレーション１のためのＲＯＭのＥＶＥＮ（Ｄ０〜
Ｄ７）及びＯＤＤ（Ｄ８〜Ｄ１５）であり、ＲＯＭE2６
３及びＲＯＭO2６４は、エミュレーション２のためのＲ
ＯＭのＥＶＥＮ（Ｄ０〜Ｄ７）及びＯＤＤ（Ｄ８〜Ｄ１
５）である。この図の限りでは、ごく一般的なＲＯＭ回
路である。
エミュレーション１のためのＲＯＭのＥＶＥＮ（Ｄ０〜
Ｄ７）及びＯＤＤ（Ｄ８〜Ｄ１５）であり、ＲＯＭE2６
３及びＲＯＭO2６４は、エミュレーション２のためのＲ
ＯＭのＥＶＥＮ（Ｄ０〜Ｄ７）及びＯＤＤ（Ｄ８〜Ｄ１
５）である。この図の限りでは、ごく一般的なＲＯＭ回
路である。
【００２４】本発明の特徴は、コネクタ３４の部分のア
ドレスバス及びデータバスのビット並びと、ＲＯＭのア
ドレス及びデータのピン６５（図１の（Ｂ））の接続
を、片側のエミュレーションＲＯＭ（この場合、ＲＯＭ
E2６３及びＲＯＭO2６４）に於いて、入れ換えてあると
いうことにある。その接続方法を図２の（Ｂ）に示す。
ドレスバス及びデータバスのビット並びと、ＲＯＭのア
ドレス及びデータのピン６５（図１の（Ｂ））の接続
を、片側のエミュレーションＲＯＭ（この場合、ＲＯＭ
E2６３及びＲＯＭO2６４）に於いて、入れ換えてあると
いうことにある。その接続方法を図２の（Ｂ）に示す。
【００２５】同図に示すように、エミュレーション２の
ためのＲＯＭE2６３及びＲＯＭO2６４は、アドレス，デ
ータともビットの並びが、エミュレーション１のための
ＲＯＭE1６１及びＲＯＭO1６２と逆になる。これは、Ｅ
ＭＣ６０を裏返してコネクタ３４に装着した時に、後述
するように、データやアドレスに正常に接続されるよう
にするためである。
ためのＲＯＭE2６３及びＲＯＭO2６４は、アドレス，デ
ータともビットの並びが、エミュレーション１のための
ＲＯＭE1６１及びＲＯＭO1６２と逆になる。これは、Ｅ
ＭＣ６０を裏返してコネクタ３４に装着した時に、後述
するように、データやアドレスに正常に接続されるよう
にするためである。
【００２６】カートリッジのコネクタピン６５の信号配
置を図３の（Ａ）に示す。ここで、ピン数は、アドレス
１０本，データ１６本，ＣＳ１バー（ここで、バーは負
論理であることを表わす、以下同じ），ＣＳ２バー，＋
５Ｖ４本の計３６本（１８×２列）とする。このピン配
置の特徴は、カートリッジを１８０°回転しても、デー
タとアドレス，＋１５ＶとＧＮＤ，等の異種の信号がぶ
つからないよう対称的な配置になっていることである。
置を図３の（Ａ）に示す。ここで、ピン数は、アドレス
１０本，データ１６本，ＣＳ１バー（ここで、バーは負
論理であることを表わす、以下同じ），ＣＳ２バー，＋
５Ｖ４本の計３６本（１８×２列）とする。このピン配
置の特徴は、カートリッジを１８０°回転しても、デー
タとアドレス，＋１５ＶとＧＮＤ，等の異種の信号がぶ
つからないよう対称的な配置になっていることである。
【００２７】同様に、メイン基板（カートリッジの装着
される基板）側のピン配置、即ちコネクタ３４側のピン
配置を図３の（Ｂ）に示す。同図の（Ａ）との違いは、
Ｂ列の３番ピンがＧＮＤになっていることと、Ａ列の１
６番ピンが５Ｖになっているということである。
される基板）側のピン配置、即ちコネクタ３４側のピン
配置を図３の（Ｂ）に示す。同図の（Ａ）との違いは、
Ｂ列の３番ピンがＧＮＤになっていることと、Ａ列の１
６番ピンが５Ｖになっているということである。
【００２８】これら図３の（Ａ）及び（Ｂ）に示すよう
なピン配置とすることにより、両図に示すようにそのま
ま接続すれば、ＣＳ１バー＝ＧＮＤ，ＣＳ２バー＝５Ｖ
となって、エミュレーション１が選択されることとな
る。これに対して、図３の（Ａ）を１８０°回転して
（カートリッジを裏返して）接続すれば、ＣＳ１バー＝
５Ｖ，ＣＳ２バー＝ＧＮＤとなって、エミュレーション
２が選択されることとなる。何れの場合も、データ，ア
ドレスのビットの並びも、図２の（Ｂ）で示すようにな
っているので、正常に接続される。
なピン配置とすることにより、両図に示すようにそのま
ま接続すれば、ＣＳ１バー＝ＧＮＤ，ＣＳ２バー＝５Ｖ
となって、エミュレーション１が選択されることとな
る。これに対して、図３の（Ａ）を１８０°回転して
（カートリッジを裏返して）接続すれば、ＣＳ１バー＝
５Ｖ，ＣＳ２バー＝ＧＮＤとなって、エミュレーション
２が選択されることとなる。何れの場合も、データ，ア
ドレスのビットの並びも、図２の（Ｂ）で示すようにな
っているので、正常に接続される。
【００２９】よって、カートリッジを裏返して装着する
だけで、別のエミュレーションが可能となる。
だけで、別のエミュレーションが可能となる。
【００３０】なお、本カートリッジのコネクタピン６５
は、１８０°回転して付けることが可能なものとして、
まずカードエッジタイプが考えられるが、実際には、逆
差し防止の突起等のないものであれば何でも良い。ま
た、ＲＯＭの容量が増えた場合や、プログラムＲＯＭだ
けでなくプログラム＋ＣＧＲＯＭのカートリッジやＣＧ
カートリッジに於いても、本発明を適用可能である。
は、１８０°回転して付けることが可能なものとして、
まずカードエッジタイプが考えられるが、実際には、逆
差し防止の突起等のないものであれば何でも良い。ま
た、ＲＯＭの容量が増えた場合や、プログラムＲＯＭだ
けでなくプログラム＋ＣＧＲＯＭのカートリッジやＣＧ
カートリッジに於いても、本発明を適用可能である。
【００３１】なお、図１の（Ｂ）に示すように、ＥＭＣ
６０には、両面にラベル６６が貼られており、当該ラベ
ル６６の貼られている面を上面にして装着したときに行
なわれるエミュレーションがエミュレーション１，２の
何れであるのかが表示されている。よって、ユーザは、
ＥＭＣ６０の装着をラベル６６を見ながらできるので、
スイッチ等によるエミュレーション切換えより遥かにわ
かりやすい。
６０には、両面にラベル６６が貼られており、当該ラベ
ル６６の貼られている面を上面にして装着したときに行
なわれるエミュレーションがエミュレーション１，２の
何れであるのかが表示されている。よって、ユーザは、
ＥＭＣ６０の装着をラベル６６を見ながらできるので、
スイッチ等によるエミュレーション切換えより遥かにわ
かりやすい。
【００３２】以上のように、片方のＲＯＭのビットを入
れ換えることによりカートリッジを裏返した時に信号線
が合うようにし、また、コネクタの信号配置を対称形に
することによりカートリッジを裏返しにした時にコネク
タに於いて異種の信号がぶつかるのを防ぐようにしてい
るため、カートリッジを裏返しにして装着することが可
能となり、別のＲＯＭの動作を可能にすることができ
る。
れ換えることによりカートリッジを裏返した時に信号線
が合うようにし、また、コネクタの信号配置を対称形に
することによりカートリッジを裏返しにした時にコネク
タに於いて異種の信号がぶつかるのを防ぐようにしてい
るため、カートリッジを裏返しにして装着することが可
能となり、別のＲＯＭの動作を可能にすることができ
る。
【００３３】従って、１個のカートリッジでダブルエミ
ュレーション可能となる。また、ダブルエミュレーショ
ンの場合には、内蔵ＲＯＭがいらなくなるため、基板面
積が小さくなる。もちろん、内蔵ＲＯＭもつければ、ト
リプルエミュレーションも可能である。さらに、カート
リッジの装着方向を変更するだけで、エミュレーション
の切換えが行えるので、ユーザが感覚的に使いやすく、
切換えスイッチ，回路，等が不要となる。また、エミュ
レーションの種類を増やしても、ＥＭＣの個数が増えな
い（従来の半分で済む）。
ュレーション可能となる。また、ダブルエミュレーショ
ンの場合には、内蔵ＲＯＭがいらなくなるため、基板面
積が小さくなる。もちろん、内蔵ＲＯＭもつければ、ト
リプルエミュレーションも可能である。さらに、カート
リッジの装着方向を変更するだけで、エミュレーション
の切換えが行えるので、ユーザが感覚的に使いやすく、
切換えスイッチ，回路，等が不要となる。また、エミュ
レーションの種類を増やしても、ＥＭＣの個数が増えな
い（従来の半分で済む）。
【００３４】
【発明の効果】以上詳述したように、本発明によれば、
内蔵ＲＯＭがなくても１つのカートリッジでダブルエミ
ュレーションが可能な印字装置を提供することができ
る。
内蔵ＲＯＭがなくても１つのカートリッジでダブルエミ
ュレーションが可能な印字装置を提供することができ
る。
【図１】（Ａ）は実施例の印字装置のブロック構成図で
あり、（Ｂ）は実施例に用いられるエミュレーションカ
ートリッジ（ＥＭＣ）の斜視図である。
あり、（Ｂ）は実施例に用いられるエミュレーションカ
ートリッジ（ＥＭＣ）の斜視図である。
【図２】（Ａ）はＥＭＣの回路構成図であり、（Ｂ）は
ＥＭＣ内の各ＲＯＭのデータ及びアドレスのビットの並
びを示す図である。
ＥＭＣ内の各ＲＯＭのデータ及びアドレスのビットの並
びを示す図である。
【図３】（Ａ）はＥＭＣのコネクタピン配置を示す図、
（Ｂ）は印字装置側のコネクタピン配置を示す図であ
り、（Ｃ）は従来のダブルエミュレーション可能な印字
装置を示す図である。
（Ｂ）は印字装置側のコネクタピン配置を示す図であ
り、（Ｃ）は従来のダブルエミュレーション可能な印字
装置を示す図である。
３２…マイクロプロセッサ（ＭＰＵ）、３４…コネク
タ、６０…エミュレーションカートリッジ（ＥＭＣ）、
６１，６２，６３，６４…ＲＯＭ、６５…コネクタピ
ン、６６…ラベル。
タ、６０…エミュレーションカートリッジ（ＥＭＣ）、
６１，６２，６３，６４…ＲＯＭ、６５…コネクタピ
ン、６６…ラベル。
Claims (1)
- 【請求項１】 上位機器より送出される印字制御情報に
従って印字動作を実施する印字装置に於いて、 前記印字制御情報に対応した印字処理を実施するための
制御プログラムを複数種類記憶した記憶手段と、 該記憶手段を前記印字装置に対し装着方向を異ならせて
装着自在に構成する接続手段と、 該接続手段に対する前記記憶手段の装着方向に応じて、
前記複数種の制御プログラムの内の１つを選択的に読出
し、該読出された制御プログラムに従って印字制御処理
を行なう処理手段と、 を具備してなることを特徴とする印字装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3350373A JPH05162416A (ja) | 1991-12-11 | 1991-12-11 | 印字装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3350373A JPH05162416A (ja) | 1991-12-11 | 1991-12-11 | 印字装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05162416A true JPH05162416A (ja) | 1993-06-29 |
Family
ID=18410050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3350373A Pending JPH05162416A (ja) | 1991-12-11 | 1991-12-11 | 印字装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05162416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263305B1 (en) | 1997-07-31 | 2001-07-17 | Nec Corporation | Software development supporting system and ROM emulation apparatus |
-
1991
- 1991-12-11 JP JP3350373A patent/JPH05162416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263305B1 (en) | 1997-07-31 | 2001-07-17 | Nec Corporation | Software development supporting system and ROM emulation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6392473A (ja) | プリンタ | |
| CA1236586A (en) | Dot-matrix printer with font cartridge unit | |
| JP2745669B2 (ja) | プリンタ | |
| AU669816B2 (en) | Printer with a universal interface | |
| JPH05162416A (ja) | 印字装置 | |
| JP2716087B2 (ja) | 出力装置 | |
| JP2871956B2 (ja) | 印刷制御装置及びそのインタフェースの設定方法 | |
| JP3123004B2 (ja) | 印字装置 | |
| JP3193551B2 (ja) | 印刷装置 | |
| JP2696371B2 (ja) | イメージデータ生成回路 | |
| JP2630114B2 (ja) | 高速２プリンタ制御装置 | |
| JPH0547657Y2 (ja) | ||
| JPH04271474A (ja) | 画像形成システム | |
| JPS63196931A (ja) | プリンタ装置の自己診断方式 | |
| JPS6086623A (ja) | 出力デ−タの集中管理装置 | |
| JPS5959459A (ja) | プリンタの逆順印字方式 | |
| JPH0358864A (ja) | プリンタ装置 | |
| JPH05165586A (ja) | プリンタ装置 | |
| JPH0699619A (ja) | Ｒｏｍ読取制御装置 | |
| JPS6373314A (ja) | 電子機器システム | |
| JPH04124657U (ja) | 印字動作制御装置 | |
| JPH04345873A (ja) | 印刷装置 | |
| JPH05241745A (ja) | プリンタ装置 | |
| JPH07302180A (ja) | プリンタ装置 | |
| JPH04188221A (ja) | プリンタ |