JP2696371B2 - イメージデータ生成回路 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、ドット単位に展開したイメージデータを生
成するイメージデータ生成回路に係り、特に前記イメー
ジデータ等を格納するメモリと他のディバイスとのアク
セス動作がMPUの制御下で行われるイメージデータ生成
回路に関する。

「従来の技術」 従来より、マイクロコンピュータにより構成される各
種応用システム分野においては、システム設計の容易化
と汎用化更には低価格化等を図る為に、マイクロコンピ
ュータを構成する各種機能を、MPU、コントロールLSI、
メモリLSIのように分割化し、これらの機能モジュール
（以下デバイスという）同士をボード等に形成されたMP
Uバスを介して接続し、所定の制御を行うよう構成され
ている。

例えばページプリンタのコントロール部に組込まれる
イメージデータ生成回路においては、第３図に示すよう
に、MPU1の制御用プログラムが格納されている制御用RO
M2（読出し専用メモリ）、文字、記号等の字体パターン
が格納されているフォントROM3、インタフェース４を介
してホストコンピュータ５側より入力した画像データを
格納するバッファメモリとして又MPU1のワークメモリと
して機能するシステムRAM6（随時書込み可能メモリ）、
該システムRAM6に格納された画像データに基づいてドッ
ト単位に展開したイメージデータを格納するビデオRAM7
等のメモリデバイスに加えて、ビデオRAM7よりプリンタ
エンジン８に画像データを送信するプリンタ制御部９等
のコントロールデバイス等から構成され、これらはいず
れもMPUバス30を介してMPU1に接続し、MPU1のプログラ
ム制御下で前記メモリ同士又は該メモリと他のディバイ
スとのアクセス動作を行いながら前記システムRAM6に格
納された画像データに基づいてフォントROM3より読み出
した文字パターンをビデオRAM7にドット単位に展開して
イメージデータとして格納するとともに、該イメージデ
ータを一スキャンラインづつプリンタ制御部９側に転送
しつつ該制御部９でシリアル変換しながらプリントエン
ジン８側に送信し、所定の印字動作を行う様に構成され
ている。

「発明が解決しようとする課題」 かかるイメージデータ生成回路は、システムRAM6とビ
デオRAM7のいずれも夫々個別に別個のメモリ素子で構成
している為に、これらのメモリ領域がメモリマップ上完
全に分離でき、ハードウェアのブロック分けが容易であ
る為に、例えばハードウェーア的処理にてデータ転送を
行うDMAコントローラ等を組込んだ装置には有利である
が、前記メモリ素子の容量は例えば、64Kbit、256Kbi
t、1Mbit等のように、2ⁿ（ｎは整数）Kbit数に規定され
ている為に、例えば８×100KbitのビデオRAM7を構成す
る場合においては対応する容量のメモリ素子が存在しな
い為に、256Kbitのメモリ素子を４個使用（総容量８×1
28Kbit）しなければならず、この事はビデオRAM7のメモ
リ領域内に８×（128−100Kbit）＝８×28Kbit分の余白
領域が常に存在する事となり、メモリの効率利用の面か
ら好ましくない。

一方逆に、ビデオRAM7が８×130Kbit必要な場合、こ
の2Kbitの不足のために、メモリ素子をさらに数個追加
するか又は大容量の1Mbitのメモリ素子を用いねばなら
ず、結果として僅かなメモリー不足の為に２倍のメモリ
ー素子数が必要となりコストパーフォーマンス的に極め
て問題である。

本発明はかかる従来技術の欠点に鑑み、メモリ素子の
共用化を図る事により不必要にメモり素子容量を増やす
事なくその効率的利用を図ったイメージデータ生成回路
を提供する事を目的とする。

「課題を解決する為の手段」 先ず、前記したようにシステムRAM6とビデオRAM7のい
ずれも夫々個別に別個のメモリ素子で構成する理由は、
DMAコントローラ等のようにMPU1と無関係にハード的に
前記RAMメモリとアクセスを行う場合に、MPU1側でどの
メモリ領域が現在アクセスし且つ必要な情報が書込まれ
ているかを把握するのが不可能である為に、各RAMメモ
リのメモリ素子を夫々個別に設け、メモリ領域がメモり
マップ上完全に分離可能に構成する必要がある。

しかしながらMPU1の制御下でソフト的に前記RAMメモ
リがアクセス動作を行う場合には、MPU1側でどのメモリ
領域が現在アクセスし且つ必要な情報が書込まれている
かを把握するのは容易である為に、メモリ領域をメモリ
マップ上完全に分離させずにオーバレイした状態にあっ
ても相手側のメモリ領域の余白領域にデータの書込みを
行う事が可能である。

本発明はかかる着想に基づいて創作されたもので、 先づ、前記システムRAM6メモリとして機能する第１の
メモリ領域10Aと、前記画像RAMとして機能する第２のメ
モリ領域10Bとを有し、これらの各メモリ領域10A10Bと
他のデバイス又は前記メモリ領域10A10B相互間のアクセ
ス動作がMPU1の制御下にソフト的に行われる事を第１の
特徴とする。

本発明でいうオーバレイとは同一のメモリ素子の中に
仮に２つのRAMが介在させたとしてこれを一つのRAM制御
部からコントロールする。言換えると、仮想的なアドレ
ス又は仮想記憶領域から同一の素子の中の複数のRAM領
域をコントロールすることをいう。従って一つのジョブ
のためのプログラムルーチンが主記憶領域に入りきれな
いとしてこれを解決するための手法を意味するものでは
ない。

第２の特徴とする所は前記各メモリ領域10A,10Bが夫
々互いにオーバレイ可能に、同一のメモリ素子10内の所
定アドレス領域に設定した点にある。

第３の特徴とする所は、前記各メモリ領域10A,10Bの
アクセス動作が共通するバスではなく、MPUバス30に接
続された夫々異なるローカルバス21、22を介して行う点
にある。

「作用」 かかる技術手段によれば、イメージデータ生成回路に
組込まれる２種類のRAMメモリを夫々個別にモジュール
化する事なく、同一のメモリ素子10内に形成出来る為
に、その分メモリ素子10の個数を削減出来る。

又前記同一のメモリ素子10内に形成されたメモリ領域
10A,10Bは、メモリマップ上分離して形成しているので
はなく互いにオーバレイ可能に形成した為に、MPU1の制
御によりソフト的に該メモリ素子10のすべてのアドレス
空間にわたり、システムRAM6用のメモリ領域10Aとして
も、又ビデオRAM7用のメモリ領域10Bとしても使用する
事が出来、フレキシブルに各メモリ領域10A,10Bにメモ
リ容量を設定出来る。

而も前記両メモリ領域10A,10Bは、互いに最大メモリ
容量を同時に並行して使用するものではなく、ビデオRA
M7用のメモリ領域（以下ビデオ領域10Bという）にイメ
ージデータが書込まれた後のシステムRAM6用のメモリ領
域（以下システム領域10Aという）の入力データ格納部
分、プリンタエンジン８側に転送後のイメージデータ格
納部分はいずれも新規なデータが書き込み可能となる為
に、結果として一方のメモリ有効領域が増大すれば他方
のメモリ有効領域が減少する事となり、この結果メモリ
素子10やそのメモリ容量を不必要に増やす事なく一層効
率的な利用を図る事が出来る。

尚、前記各メモリ領域10A,10Bには夫々異なる種類の
データが格納される為に、共通するバスを介してリード
／ライトを行うとデータ処理が混乱するのみならずスタ
ック操作等を行う場合に処理データに誤りが発生する場
合がある。

そこで本発明は前記各メモリ領域10A,10Bのリード／
ライト動作を夫々個別のデータバス21、22を介して行な
い、これにより前記の欠点が解消されるのみならず、各
データバス21、22に夫々固有のデータ処理を行うのに必
要な制御モジュール等を介在させる事が出来る。

又前記データバスはMPUバス30に接続されたローカル
バス21、22である為にMPU1の制御を行う上で何ら支障に
なる事はない。

「実施例」 以下、図面を参照して本発明の好適な実施例を例示的
に詳しく説明する。ただしこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
限定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく、単なる説明例に過ぎない。

第１図は本発明の実施例に係るイメージデータ生成回
路の全体ブロック図、第２図はその要部構成を示す詳細
ブロック図である。

本データ生成回路は第３図と同様に、MPU1、制御用RO
M2、フォントROM3、ホストコンピュータ５用インタフェ
ース４とを有し、これらはいずれもMPUバス30に接続さ
れている。

10はシステム領域とビデオ領域10Bの各メモリ領域10
A,10Bが夫々互いにオーバレイ可能に構成されている共
用RAM10で、RAMインタフェース20とローカルバス21、22
を介してMPUバス30に接続されている。又プリンタエン
ジン８はプリンタ制御部９を介して前記共用RAM10に接
続されている。

23はMPU1の制御下で前記共用RAM10内の各メモリ領域1
0A,10Bと他のデバイス間でアクセス動作を行う為に必要
な信号生成部である。

第２図は前記共用RAM10とMPUバス30間の詳細構成を示
し、前記共用RAM10のシステム領域とMPUバス30間をアク
セスする為の一のローカルデータバス21には双方向バス
ドライバ／レシーバ（以下ドライバ24という）が、又ビ
デオ領域10BとMPUバス30間をアクセスする為の第２のロ
ーカルデータバス22には第２のドライバ25と演算部26を
夫々介在させ、該夫々のデータバス21、22は信号生成部
23よりのセレクト信号に基づいて前記ドライバ24、25を
アクティブにする事により対応するメモリ領域10A,10B
とMPUバス30間をアクセスさせる事が出来る。

27はMPU1よりのコントロール信号に基づいて前記演算
部26を制御する演算制御部、28は、MPUの制御下に前記
各データバス21、22より転送された各種データを所定の
アドレス領域に格納する為のRAM制御部である。

次にかかる構成に基づくイメージデータ生成回路のア
クセス動作について説明する。

先ず、信号生成部27よりのセレクト信号によりドライ
バ24をアクティブにした後、インタフェース４を介して
ホストコンピュータからの文字コードに対応する信号を
画像データとして入力しMPUバス30を介してデータバス2
1に載せる。そして該データを共用RAM10のシステム領域
の、RAM制御部28により指定されたアドレスに格納した
後、該格納された画像データをデータバス21及びMPUバ
ス30を介してフォントROM3に付与する事により所定の文
字パターンを読出し、次に信号生成部27でビデオRAM7セ
レクト信号を出力してドライバ25をアクティブにする事
により、MPUバス30を介して該文字パターンをデータバ
ス22に載せ演算部26で所定のデータ処理をした後、RAM
制御部28の指定されたアドレスにより共用RAM10のビデ
オ領域10Bに前記画像データに対応するイメージデータ
として格納する。以下かかる動作を繰り返しながら所定
バンド幅のイメージデータをビデオ領域10Bに格納する
訳であるが、この際イメージデータが書込まれれた後の
画像データは既に不要である為に、その指定アドレスを
更新してイメージデータを書込む事が可能となる。

この結果、ビデオRAM7には、実際に表示（印刷）され
るイメージと1:1で対応するドットパターン状の画像デ
ータが格納される事になる。

次にビデオRAM7より一スキャンライン分の画像データ
をプリンタ制御部９側に転送し、該転送されたデータを
シリアル変換しつつ所定の印字動作を行うとともに、こ
れと並行してドライバ24をアクティブにした後、MPUバ
ス30及びデータバス21を介してビデオ領域10Bの前記転
送終了後の空き領域に画像データを格納し、次にドライ
バ25をアクティブにする事により、MPUバス30及びデー
タバス22を介して前記と同様なイメージデータを指定さ
れたビデオ領域10Bに格納し、以下かかる動作を繰り返
す。

尚前記動作は全てMPU1の制御下で行われる。

「発明の効果」 以上記載した如く本発明によれば、メモリ領域が夫々
互いにオーバレイ可能にメモり素子の共用化を図る事に
より不必要にメモり素子容量を増やす事なくその効率的
利用を図る事が出来るとともに、特に本発明はMPUの制
御下におけるRAM制御部のアドレス指定により、空き領
域を有効に利用して異なる種類の画像データを効率的に
格納する事が出来る為にイメージデータ生成回路におい
て本発明を用いる事によって迅速な処理が可能となる。
等の種々の著効を有す。

【図面の簡単な説明】

第１図は本発明の実施例に係るイメージデータ生成回路
の全体ブロック図、第２図はその要部構成を示す詳細ブ
ロック図、第３図は従来技術に係るイメージデータ生成
回路の全体ブロック図である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】少なくともホストコンピュータ側よりの入
   力データを一時格納するバッファメモリとして機能する
   第１のメモリ領域と、該入力データに基づいてフォント
   メモリより読み出されたドットパターン状のイメージデ
   ータを格納する第２のメモリ領域とを含み、これらのメ
   モリ領域と他のデバイスとのアクセス動作がマイクロプ
   ロセッサ（以下MPUという）の制御下で行われるイメー
   ジデータ生成回路において、前記各メモリ領域を夫々互
   いにオーバレイ可能に、同一のメモリ素子内の所定アド
   レス領域に設定するとともに、これらの各メモリ領域の
   アクセス動作が、MPUバスに接続された夫々異なるロー
   カルバスを介して行う事を特徴とするイメージデータ生
   成回路