JPH05120146A - 記憶装置の解読防止方法 - Google Patents
記憶装置の解読防止方法Info
- Publication number
- JPH05120146A JPH05120146A JP3307029A JP30702991A JPH05120146A JP H05120146 A JPH05120146 A JP H05120146A JP 3307029 A JP3307029 A JP 3307029A JP 30702991 A JP30702991 A JP 30702991A JP H05120146 A JPH05120146 A JP H05120146A
- Authority
- JP
- Japan
- Prior art keywords
- address
- rom
- data
- address signal
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 この発明は、記憶装置からデータを読み出す
ときの処理速度が速く、処理言語が異なる多種類のシス
テムおよび容量がことなる多種類の記憶装置への応用が
簡単な記憶装置の解読防止方法を提供することを目的と
する。 【構成】 記憶装置の解読防止方法において、記憶装置
２１にデータを書き込むときには、書込装置２２から出
力されるアドレス信号を第１アドレス変換回路１３ａ〜
１３ｅによって変換させて上記記憶装置２１に送り、上
記記憶装置２１が設けられたシステム１において上記記
憶装置２１からデータを読み出すときには、上記システ
ム１の制御装置３０から出力されるアドレス信号を上記
第１アドレス変換回路１３ａ〜１３ｅと同じ変換論理を
有する第２アドレス変換回路３３ａ〜３３ｅによって変
換させて上記記憶装置２１に送る。
ときの処理速度が速く、処理言語が異なる多種類のシス
テムおよび容量がことなる多種類の記憶装置への応用が
簡単な記憶装置の解読防止方法を提供することを目的と
する。 【構成】 記憶装置の解読防止方法において、記憶装置
２１にデータを書き込むときには、書込装置２２から出
力されるアドレス信号を第１アドレス変換回路１３ａ〜
１３ｅによって変換させて上記記憶装置２１に送り、上
記記憶装置２１が設けられたシステム１において上記記
憶装置２１からデータを読み出すときには、上記システ
ム１の制御装置３０から出力されるアドレス信号を上記
第１アドレス変換回路１３ａ〜１３ｅと同じ変換論理を
有する第２アドレス変換回路３３ａ〜３３ｅによって変
換させて上記記憶装置２１に送る。
Description
【０００１】
【産業上の利用分野】この発明は、記憶装置の解読防止
方法に関する。
方法に関する。
【０００２】
【従来の技術】たとえば、プリンタの内部ＲＯＭに記憶
されているフォントとは異なる種類のフォントを用いて
印字が行えるようにするために、１種または複数種類の
フォントデータが記憶されたＲＯＭを有するオプション
カートリッジが使用できるプリンタが既に開発されてい
る。
されているフォントとは異なる種類のフォントを用いて
印字が行えるようにするために、１種または複数種類の
フォントデータが記憶されたＲＯＭを有するオプション
カートリッジが使用できるプリンタが既に開発されてい
る。
【０００３】オプションカートリッジのＲＯＭに記憶さ
れているフォントデータの中には、メーカが独自に開発
した種類のフォントデータが含まれていることもある。
このような場合には、オプションカートリッジのＲＯＭ
の内容が容易に解読されないようにする必要がある。
れているフォントデータの中には、メーカが独自に開発
した種類のフォントデータが含まれていることもある。
このような場合には、オプションカートリッジのＲＯＭ
の内容が容易に解読されないようにする必要がある。
【０００４】ＲＯＭの内容が容易に解読されないように
するために、従来は、ＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｌｏｇｉｃ Ａｒｒａｙ）を用いて、アドレスをハ
ード的に変換してＲＯＭにフォントデータを格納し、フ
ォントデータを読み出す際に、ソフトウエアでアドレス
を元に戻す方法が用いられている。
するために、従来は、ＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｌｏｇｉｃ Ａｒｒａｙ）を用いて、アドレスをハ
ード的に変換してＲＯＭにフォントデータを格納し、フ
ォントデータを読み出す際に、ソフトウエアでアドレス
を元に戻す方法が用いられている。
【０００５】
【発明が解決しようとする課題】上記従来方法では、ソ
フトウエアでアドレスを元に戻しているため、オプショ
ンカートリッジのＲＯＭからデータを読み出すときの処
理速度が遅くなるという問題がある。また、処理言語が
異なるプリンタにおいては、アドレスを元に戻すための
プログラムを変更しなければならないという問題があ
る。また、オプションカートリッジのＲＯＭの容量が変
われば、アドレスを元に戻すためのプログラムを変更し
なければならないという問題がある。
フトウエアでアドレスを元に戻しているため、オプショ
ンカートリッジのＲＯＭからデータを読み出すときの処
理速度が遅くなるという問題がある。また、処理言語が
異なるプリンタにおいては、アドレスを元に戻すための
プログラムを変更しなければならないという問題があ
る。また、オプションカートリッジのＲＯＭの容量が変
われば、アドレスを元に戻すためのプログラムを変更し
なければならないという問題がある。
【０００６】この発明は、記憶装置からデータを読み出
すときの処理速度が速く、処理言語が異なる多種類のシ
ステムおよび容量がことなる多種類の記憶装置への応用
が簡単な記憶装置の解読防止方法を提供することを目的
とする。
すときの処理速度が速く、処理言語が異なる多種類のシ
ステムおよび容量がことなる多種類の記憶装置への応用
が簡単な記憶装置の解読防止方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】この発明による記憶装置
の解読防止方法は、記憶装置にデータを書き込むときに
は、書込装置から出力されるアドレス信号を第１アドレ
ス変換回路によって変換させて上記記憶装置に送り、上
記記憶装置が設けられたシステムにおいて上記記憶装置
からデータを読み出すときには、上記システムの制御装
置から出力されるアドレス信号を上記第１アドレス変換
回路と同じ変換論理を有する第２アドレス変換回路によ
って変換させて上記記憶装置に送ることを特徴とする。
の解読防止方法は、記憶装置にデータを書き込むときに
は、書込装置から出力されるアドレス信号を第１アドレ
ス変換回路によって変換させて上記記憶装置に送り、上
記記憶装置が設けられたシステムにおいて上記記憶装置
からデータを読み出すときには、上記システムの制御装
置から出力されるアドレス信号を上記第１アドレス変換
回路と同じ変換論理を有する第２アドレス変換回路によ
って変換させて上記記憶装置に送ることを特徴とする。
【０００８】
【作用】記憶装置にデータを書き込むときには、書込装
置から出力されるアドレス信号が第１アドレス変換回路
によって変換されて記憶装置に送られる。したがって、
記憶装置に書き込まれるべきデータのうち少なくとも一
部は、当初に決められたアドレスとは異なるアドレスに
書き込まれる。
置から出力されるアドレス信号が第１アドレス変換回路
によって変換されて記憶装置に送られる。したがって、
記憶装置に書き込まれるべきデータのうち少なくとも一
部は、当初に決められたアドレスとは異なるアドレスに
書き込まれる。
【０００９】上記記憶装置が設けられたシステムにおい
て上記記憶装置からデータを読み出すときには、システ
ム制御装置から出力されるアドレス信号が第１アドレス
変換回路と同じ変換論理を有する第２アドレス変換回路
によって変換されて記憶装置に送られる。したがって、
システム制御装置から出力されたアドレス信号に本来対
応すべきデータが、記憶装置から読み出される。
て上記記憶装置からデータを読み出すときには、システ
ム制御装置から出力されるアドレス信号が第１アドレス
変換回路と同じ変換論理を有する第２アドレス変換回路
によって変換されて記憶装置に送られる。したがって、
システム制御装置から出力されたアドレス信号に本来対
応すべきデータが、記憶装置から読み出される。
【００１０】
【実施例】以下、図面を参照して、この発明をプリンタ
におけるオプションカートリッジに適用した場合の実施
例について説明する。
におけるオプションカートリッジに適用した場合の実施
例について説明する。
【００１１】図１は、オプションカートリッジに搭載さ
れるＲＯＭにフォントデータを書き込む際に用いられる
アダプタの外観を示している。
れるＲＯＭにフォントデータを書き込む際に用いられる
アダプタの外観を示している。
【００１２】アダプタ１０は、基板１１と、基板１１に
設けられかつＲＯＭライタ２２を装着するためのＲＯＭ
ライタ装着用ソケット１２と、基板１１に装着された５
つのアドレス変換用ＩＣ１３ａ〜１３ｅと、基板１１に
設けられかつＲＯＭ２１を装着するための５つのＲＯＭ
装着用ソケット１４ａ〜１４ｅとを備えている。各アド
レス変換用ＩＣ１３ａ〜１３ｅは、互いに異なる種類の
変換論理を有するアドレス変換回路で構成されている。
設けられかつＲＯＭライタ２２を装着するためのＲＯＭ
ライタ装着用ソケット１２と、基板１１に装着された５
つのアドレス変換用ＩＣ１３ａ〜１３ｅと、基板１１に
設けられかつＲＯＭ２１を装着するための５つのＲＯＭ
装着用ソケット１４ａ〜１４ｅとを備えている。各アド
レス変換用ＩＣ１３ａ〜１３ｅは、互いに異なる種類の
変換論理を有するアドレス変換回路で構成されている。
【００１３】図２は、アダプター１０の各部の接続関係
を示している。
を示している。
【００１４】ＲＯＭライタ装着用ソケット１２のアドレ
スバス用端子は、アドレスバス（ａｄｄｒｅｓｓ ｂｕ
ｓ）を介して各アドレス変換用ＩＣ１３ａ〜１３ｅのア
ドレスバス用入力端子に接続されている。各アドレス変
換用ＩＣ１３ａ〜１３ｅのアドレスバス用出力端子は、
対応するＲＯＭ装着用ソケット１４ａ〜１４ｅのアドレ
スバス用入力端子に接続されている。
スバス用端子は、アドレスバス（ａｄｄｒｅｓｓ ｂｕ
ｓ）を介して各アドレス変換用ＩＣ１３ａ〜１３ｅのア
ドレスバス用入力端子に接続されている。各アドレス変
換用ＩＣ１３ａ〜１３ｅのアドレスバス用出力端子は、
対応するＲＯＭ装着用ソケット１４ａ〜１４ｅのアドレ
スバス用入力端子に接続されている。
【００１５】ＲＯＭライタ装着用ソケット１２のデータ
バス用端子は、データバス（ｄａｔａ ｂｕｓ）を介し
て、各ＲＯＭ装着用ソケット１４ａ〜１４ｅのデータバ
ス用端子に接続されている。また、ＲＯＭライタ装着用
ソケット１２のチップ選択端子は、コントロールバス
（ｃｏｎｔｒｏｌ ｂｕｓ）を介して各アドレス変換用
ＩＣ１３ａ〜１３ｅのチップ選択端子に接続されてい
る。
バス用端子は、データバス（ｄａｔａ ｂｕｓ）を介し
て、各ＲＯＭ装着用ソケット１４ａ〜１４ｅのデータバ
ス用端子に接続されている。また、ＲＯＭライタ装着用
ソケット１２のチップ選択端子は、コントロールバス
（ｃｏｎｔｒｏｌ ｂｕｓ）を介して各アドレス変換用
ＩＣ１３ａ〜１３ｅのチップ選択端子に接続されてい
る。
【００１６】ＲＯＭ２１にデータを書き込む際には、Ｒ
ＯＭライタ装着用ソケット１２にＲＯＭライタ２２が装
着され、５つのＲＯＭ装着用ソケット１４ａ〜１４ｅの
うちの１つにＲＯＭ２１が装着される。そして、操作者
によって、ＲＯＭ２１が装着されているＲＯＭ装着用ソ
ケット１４ａ〜１４ｅに接続されているアドレス変換用
ＩＣ１３ａ〜１３ｅの変換論理を示す変換論理番号が、
ＲＯＭライタ２２に入力される。
ＯＭライタ装着用ソケット１２にＲＯＭライタ２２が装
着され、５つのＲＯＭ装着用ソケット１４ａ〜１４ｅの
うちの１つにＲＯＭ２１が装着される。そして、操作者
によって、ＲＯＭ２１が装着されているＲＯＭ装着用ソ
ケット１４ａ〜１４ｅに接続されているアドレス変換用
ＩＣ１３ａ〜１３ｅの変換論理を示す変換論理番号が、
ＲＯＭライタ２２に入力される。
【００１７】ＲＯＭライタ２２からは、入力された変換
論理番号に対応するアドレス変換用ＩＣ１３ａ〜１３ｅ
に対するチップ選択信号が出力される。また、ＲＯＭラ
イタ２２からは、ＲＯＭ２１のアドレスを指定するアド
レス信号と、そのアドレスに書き込むべきフォントデー
タが出力される。
論理番号に対応するアドレス変換用ＩＣ１３ａ〜１３ｅ
に対するチップ選択信号が出力される。また、ＲＯＭラ
イタ２２からは、ＲＯＭ２１のアドレスを指定するアド
レス信号と、そのアドレスに書き込むべきフォントデー
タが出力される。
【００１８】ＲＯＭライタ２２から出力されるアドレス
信号は、チップ選択信号により選択されたアドレス変換
用ＩＣ１３ａ〜１３ｅ（ＲＯＭ２１が接続されているア
ドレス変換用ＩＣ１３ａ〜１３ｅ）によって変換されて
ＲＯＭ２１に送られる。したがって、全てのフォントデ
ータのうちの少なくとも一部のフォントデータは、当初
に決められた本来のアドレスとは異なるアドレスに記憶
される。このようにして、書き込むべきすべてのデータ
がＲＯＭ２１に書き込まれると、ＲＯＭ２１がＲＯＭ装
着用ソケット１４ａ〜１３ｅから取り外され、プリンタ
のオプションカートリッジ２（図３参照）に搭載され
る。
信号は、チップ選択信号により選択されたアドレス変換
用ＩＣ１３ａ〜１３ｅ（ＲＯＭ２１が接続されているア
ドレス変換用ＩＣ１３ａ〜１３ｅ）によって変換されて
ＲＯＭ２１に送られる。したがって、全てのフォントデ
ータのうちの少なくとも一部のフォントデータは、当初
に決められた本来のアドレスとは異なるアドレスに記憶
される。このようにして、書き込むべきすべてのデータ
がＲＯＭ２１に書き込まれると、ＲＯＭ２１がＲＯＭ装
着用ソケット１４ａ〜１３ｅから取り外され、プリンタ
のオプションカートリッジ２（図３参照）に搭載され
る。
【００１９】図３は、プリンタ１およびプリンタ１に装
着されたオプションカートリッジ２の構成および配線を
示している。
着されたオプションカートリッジ２の構成および配線を
示している。
【００２０】プリンタ１には、プリンタ１を制御するた
めのＣＰＵ３０、ＣＰＵ３０のプログラム等が記憶され
たＲＯＭ３１、必要なデータを記憶するＲＡＭ３２、５
つのアドレス変換用ＩＣ３３ａ〜３３ｅ、オプションカ
ートリッジ２を装着するためのコネクタ３４等が設けら
れている。各アドレス変換用ＩＣ３３ａ〜３３ｅは、ア
ダプタ１０の各アドレス変換用ＩＣ１３ａ〜１３ｅに対
応している。各アドレス変換用ＩＣ３３ａ〜３３ｅは、
対応するアドレス変換用ＩＣ１３ａ〜１３ｅの変換論理
と同じ変換論理を有する変換回路で構成されている。コ
ネクタ３４には、オプションカートリッジ２が装着され
ている。
めのＣＰＵ３０、ＣＰＵ３０のプログラム等が記憶され
たＲＯＭ３１、必要なデータを記憶するＲＡＭ３２、５
つのアドレス変換用ＩＣ３３ａ〜３３ｅ、オプションカ
ートリッジ２を装着するためのコネクタ３４等が設けら
れている。各アドレス変換用ＩＣ３３ａ〜３３ｅは、ア
ダプタ１０の各アドレス変換用ＩＣ１３ａ〜１３ｅに対
応している。各アドレス変換用ＩＣ３３ａ〜３３ｅは、
対応するアドレス変換用ＩＣ１３ａ〜１３ｅの変換論理
と同じ変換論理を有する変換回路で構成されている。コ
ネクタ３４には、オプションカートリッジ２が装着され
ている。
【００２１】ＣＰＵ３０のアドレスバス用端子は、アド
レスバス（ａｄｄｒｅｓｓ ｂｕｓ）を介して各アドレ
ス変換用ＩＣ３３ａ〜３３ｅのアドレスバス用入力端子
に接続されている。各アドレス変換用ＩＣ３３ａ〜３３
ｅのアドレスバス用出力端子は、コネクタ３４を介して
オプションカートリッジ２に搭載されたＲＯＭ２１のア
ドレスバス用端子に接続されている。
レスバス（ａｄｄｒｅｓｓ ｂｕｓ）を介して各アドレ
ス変換用ＩＣ３３ａ〜３３ｅのアドレスバス用入力端子
に接続されている。各アドレス変換用ＩＣ３３ａ〜３３
ｅのアドレスバス用出力端子は、コネクタ３４を介して
オプションカートリッジ２に搭載されたＲＯＭ２１のア
ドレスバス用端子に接続されている。
【００２２】ＣＰＵ３０のデータバス用端子は、データ
バス（ｄａｔａ ｂｕｓ）により、コネクタ３４を介し
て、オプションカートリッジ２に搭載されたＲＯＭ２１
のデータバス用端子に接続されている。ＣＰＵ３０のチ
ップ選択端子は、コントロールバス（ｃｏｎｔｒｏｌ
ｂｕｓ）を介して各アドレス変換用ＩＣ３３ａ〜３３ｅ
のチップ選択端子に接続されている。
バス（ｄａｔａ ｂｕｓ）により、コネクタ３４を介し
て、オプションカートリッジ２に搭載されたＲＯＭ２１
のデータバス用端子に接続されている。ＣＰＵ３０のチ
ップ選択端子は、コントロールバス（ｃｏｎｔｒｏｌ
ｂｕｓ）を介して各アドレス変換用ＩＣ３３ａ〜３３ｅ
のチップ選択端子に接続されている。
【００２３】プリンタ１に設けられているＲＯＭ３１お
よびＲＡＭ３２は、アドレスバス、データバスおよびコ
ントロールバスを介してＣＰＵ３０に接続されている。
よびＲＡＭ３２は、アドレスバス、データバスおよびコ
ントロールバスを介してＣＰＵ３０に接続されている。
【００２４】オプションカートリッジ２に搭載されてい
るＲＯＭ２１に記憶されているフォントデータを用いて
印字を行いたい場合には、操作者によって、プリンタ１
にオプションカートリッジ２が装着され、ＲＯＭ２１の
書込み時に用いられた変換論理を示す変換論理番号が入
力される。
るＲＯＭ２１に記憶されているフォントデータを用いて
印字を行いたい場合には、操作者によって、プリンタ１
にオプションカートリッジ２が装着され、ＲＯＭ２１の
書込み時に用いられた変換論理を示す変換論理番号が入
力される。
【００２５】印字処理において、ＲＯＭ２１からフォン
トデータが読み出される際には、ＣＰＵ３０から、入力
された変換論理番号に対応するアドレス変換用ＩＣ３３
ａ〜３３ｅに対するチップ選択信号が出力される。つま
り、ＲＯＭ２１の書込み時に用いられた変換論理と同じ
変換論理を有するアドレス変換用ＩＣ３３ａ〜３３ｅが
選択される。また、ＣＰＵ３０からは、ＲＯＭ２１のア
ドレスを指定するアドレス信号が出力される。
トデータが読み出される際には、ＣＰＵ３０から、入力
された変換論理番号に対応するアドレス変換用ＩＣ３３
ａ〜３３ｅに対するチップ選択信号が出力される。つま
り、ＲＯＭ２１の書込み時に用いられた変換論理と同じ
変換論理を有するアドレス変換用ＩＣ３３ａ〜３３ｅが
選択される。また、ＣＰＵ３０からは、ＲＯＭ２１のア
ドレスを指定するアドレス信号が出力される。
【００２６】ＣＰＵ３０から出力されるアドレス信号
は、チップ選択信号によって選択されたアドレス変換用
ＩＣ３３ａ〜３３ｅによって変換されてＲＯＭ２１に送
られる。アドレス変換用ＩＣ３３ａ〜３３ｅは、ＣＰＵ
３０から出力されるアドレス信号を、当該アドレス信号
に本来対応すべきフォントデータが記憶されているＲＯ
Ｍ２１のアドレスを示すアドレス信号に変換される。し
たがって、ＣＰＵ３０から出力されたアドレス信号に本
来対応するフォントデータがＲＯＭ２１から読み出され
る。この結果、ＲＯＭ２１に記憶されたフォントデータ
を用いた印字処理が正常に実行される。
は、チップ選択信号によって選択されたアドレス変換用
ＩＣ３３ａ〜３３ｅによって変換されてＲＯＭ２１に送
られる。アドレス変換用ＩＣ３３ａ〜３３ｅは、ＣＰＵ
３０から出力されるアドレス信号を、当該アドレス信号
に本来対応すべきフォントデータが記憶されているＲＯ
Ｍ２１のアドレスを示すアドレス信号に変換される。し
たがって、ＣＰＵ３０から出力されたアドレス信号に本
来対応するフォントデータがＲＯＭ２１から読み出され
る。この結果、ＲＯＭ２１に記憶されたフォントデータ
を用いた印字処理が正常に実行される。
【００２７】５つのアドレス変換用ＩＣ１３ａ〜１３ｅ
の代わりに、１つのＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ａｒｒａｙ）を用い、ＰＡＬの変換論理
をソフトで変更させるようにしてもよい。同様に、５つ
のアドレス変換用ＩＣ３３ａ〜３３ｅの代わりに、１つ
のＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ ＬｏｇｉｃＡｒ
ｒａｙ）を用い、ＰＡＬの変換論理をソフトで変更させ
るようにしてもよい。
の代わりに、１つのＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ
Ｌｏｇｉｃ Ａｒｒａｙ）を用い、ＰＡＬの変換論理
をソフトで変更させるようにしてもよい。同様に、５つ
のアドレス変換用ＩＣ３３ａ〜３３ｅの代わりに、１つ
のＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ ＬｏｇｉｃＡｒ
ｒａｙ）を用い、ＰＡＬの変換論理をソフトで変更させ
るようにしてもよい。
【００２８】この発明は、上記オプションカートリッジ
に設けられているＲＯＭの他、あらゆる記憶装置に適用
することができる。
に設けられているＲＯＭの他、あらゆる記憶装置に適用
することができる。
【００２９】
【発明の効果】この発明によれば、記憶装置からデータ
を読み出すときには、第２アドレス変換回路によってア
ドレスが変換されているので、ソフトウエアでアドレス
を変換する場合に比べて、処理速度を速くすることがで
きる。
を読み出すときには、第２アドレス変換回路によってア
ドレスが変換されているので、ソフトウエアでアドレス
を変換する場合に比べて、処理速度を速くすることがで
きる。
【００３０】また、処理言語が異なるシステムにおいて
も第２アドレス変換回路を変更することなく適用でき
る。さらに、容量が異なる記憶装置に対しても、第１お
よび第２アドレス変換回路が容量の大きい記憶装置に対
応できるものであれば、第１および第２アドレス変換回
路を変更なく適用できる。したがって、従来に比べて、
多種類のシステムおよび多種類の記憶装置への応用が簡
単となる。
も第２アドレス変換回路を変更することなく適用でき
る。さらに、容量が異なる記憶装置に対しても、第１お
よび第２アドレス変換回路が容量の大きい記憶装置に対
応できるものであれば、第１および第２アドレス変換回
路を変更なく適用できる。したがって、従来に比べて、
多種類のシステムおよび多種類の記憶装置への応用が簡
単となる。
【図１】ＲＯＭにデータを書き込む際に用いられるアダ
プタの外観を示す斜視図である。
プタの外観を示す斜視図である。
【図２】アダプタの各部の電気的接続関係を示す配線図
である。
である。
【図３】プリンタおよびプリンタに装着されたオプショ
ンカートリッジの構成および各部の電気的接続関係を示
す配線図である。
ンカートリッジの構成および各部の電気的接続関係を示
す配線図である。
１ プリンタ ２ オプションカートリッジ １０ アダプタ １２ ＲＯＭライタ装着用ソケット １３ａ〜１３ｅ アドレス変換用ＩＣ １４ａ〜１４ｅ ＲＯＭ装着用ソケット ２１ ＲＯＭ ２２ ＲＯＭライタ ３０ ＣＰＵ ３１ ＲＯＭ ３２ ＲＡＭ ３３ａ〜３３ｅ アドレス変換用ＩＣ
Claims (1)
- 【請求項１】 記憶装置にデータを書き込むときには、
書込装置から出力されるアドレス信号を第１アドレス変
換回路によって変換させて上記記憶装置に送り、上記記
憶装置が設けられたシステムにおいて上記記憶装置から
データを読み出すときには、上記システムの制御装置か
ら出力されるアドレス信号を上記第１アドレス変換回路
と同じ変換論理を有する第２アドレス変換回路によって
変換させて上記記憶装置に送る記憶装置の解読防止方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307029A JPH05120146A (ja) | 1991-10-25 | 1991-10-25 | 記憶装置の解読防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307029A JPH05120146A (ja) | 1991-10-25 | 1991-10-25 | 記憶装置の解読防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05120146A true JPH05120146A (ja) | 1993-05-18 |
Family
ID=17964178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3307029A Pending JPH05120146A (ja) | 1991-10-25 | 1991-10-25 | 記憶装置の解読防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05120146A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
| JP2009025812A (ja) * | 2007-06-18 | 2009-02-05 | Shansun Technology Co | デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体 |
-
1991
- 1991-10-25 JP JP3307029A patent/JPH05120146A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446413B2 (en) | 2002-05-21 | 2008-11-04 | Matsushita Electric Industrial Co., Ltd. | Circuit apparatus and method for operating the same |
| JP2009025812A (ja) * | 2007-06-18 | 2009-02-05 | Shansun Technology Co | デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| US5301276A (en) | Method and device for assigning I/O address in data processing apparatus | |
| US5826103A (en) | System for storing physical locations of all ports specified in terms of port locations relative to parameters of a predetermined configuration within data processing system | |
| US5025415A (en) | Memory card | |
| KR910003753B1 (ko) | 전자기기장치 | |
| US5708813A (en) | Programmable interrupt signal router | |
| JPH05120146A (ja) | 記憶装置の解読防止方法 | |
| US5574932A (en) | One-chip microcomputer and program development/evaluation system therefor | |
| KR100353448B1 (ko) | 공유메모리 제어장치 및 방법 | |
| US5446873A (en) | Memory checker | |
| JPH1173368A (ja) | メモリモジュール、情報処理装置の制御方法および記録媒体 | |
| JP2871956B2 (ja) | 印刷制御装置及びそのインタフェースの設定方法 | |
| US6789138B1 (en) | Computer peripheral apparatus and a computer readable medium having a program for controlling the computer peripheral apparatus | |
| KR200343611Y1 (ko) | 시스템메인보드의통합시피유보드 | |
| KR0135593B1 (ko) | 마이크로 콤퓨터 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JPH06119250A (ja) | メモリ情報保護回路及びメモリ情報保護方法 | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| JPH0592639A (ja) | プリンタ | |
| KR100542339B1 (ko) | 메모리 확장장치 | |
| JPS6329864A (ja) | システム構成制御方式 | |
| KR20010036550A (ko) | 멀티포트 제어기에서의 멀티포트 제어 방법 | |
| JPH02236647A (ja) | 変換装置 | |
| EP0794486A2 (en) | Register addressing for a demultiplexer | |
| JPH01236389A (ja) | メモリーカード |