JP3085242B2 - ビデオデータ転送方式 - Google Patents

ビデオデータ転送方式

Info

Publication number
JP3085242B2
JP3085242B2 JP09112117A JP11211797A JP3085242B2 JP 3085242 B2 JP3085242 B2 JP 3085242B2 JP 09112117 A JP09112117 A JP 09112117A JP 11211797 A JP11211797 A JP 11211797A JP 3085242 B2 JP3085242 B2 JP 3085242B2
Authority
JP
Japan
Prior art keywords
video data
video
data
bus
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09112117A
Other languages
English (en)
Other versions
JPH10301551A (ja
Inventor
卓郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09112117A priority Critical patent/JP3085242B2/ja
Priority to US09/067,721 priority patent/US6975323B1/en
Publication of JPH10301551A publication Critical patent/JPH10301551A/ja
Application granted granted Critical
Publication of JP3085242B2 publication Critical patent/JP3085242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はビデオデータ転送方
式に係り、特にビデオ入力機能を持つグラフィックアク
セラレータ等の装置におけるビデオデータ転送方式に関
する。
【０００２】
【従来の技術】図３は従来のビデオデータ転送方式の一
例のブロック図を示す。同図において、ビデオデコーダ
１１によりデコードして得られたビデオデータは、ビデ
オポート１２を介してビデオ入力機能を持つグラフィッ
クアクセラレータ３０に入力される。グラフィックアク
セラレータ３０は、ビデオプロセッサ２１、表示制御回
路２２及びＦＩＦＯメモリ２４からなり、入力されたビ
デオデータをビデオプロセッサ２１により所定の信号処
理を行った後、フレームバッファのデータバス１３を介
してフレームバッファ１４へ出力し、内部のオフスクリ
ーンメモリ１５に蓄積する。
【０００３】オフスクリーンメモリ１５に蓄えられたビ
デオデータは、通常フレームバッファのデータバス１３
を介してグラフィックアクセラレータ３０内の表示制御
回路２２に供給され、ここで表示に適した信号処理が行
われた後、ディスプレイ１６に供給されて表示される。
フレームバッファのデータバス１３と、フレームバッフ
ァ１４と、オフスクリーンメモリ１５と、表示制御回路
２２はリアルタイム出力経路２５を構成している。
【０００４】また、フレームバッファのデータバス１３
を経由したオフスクリーンメモリ１５からのビデオデー
タは、ビデオキャプチャ時にビデオデータを出力する経
路２７を構成するグラフィックアクセラレータ３０内の
ＦＩＦＯメモリ２４に供給されて一時記憶された後、コ
ンピュータなどのシステムバス１７へ出力され、これよ
りシステムメモリ１８に転送される。
【０００５】
【発明が解決しようとする課題】しかるに、上記の従来
のビデオデータ転送方式では、フレームバッファのデー
タバス１３がディスプレイ１６に表示するビデオデータ
のアクセスのためにかなりの時間占有されてしまうた
め、フレームバッファのデータバス１３がキャプチャリ
ングのボトルネックとなり、キャプチャリングレートの
向上を妨げてしまう。
【０００６】また、上記の従来のビデオデータ転送方式
は、ビデオキャプチャ実行中はフレームバッファのデー
タバス１３がシステムメモリ１８に転送されるビデオデ
ータに占有され、オフスクリーンメモリ１５のビデオデ
ータが更新されないため、ビデオキャプチャ実行中はデ
ィスプレイ１８へのデータ更新が低下し、ビデオ表示レ
ートが低下してしまうという問題がある。
【０００７】本発明は以上の点に鑑みなされたもので、
ビデオデータのシステムメモリへのキャプチャリングレ
ートを向上し得るビデオデータ転送方式を提供すること
を目的とする。
【０００８】また、本発明の他の目的は、ビデオキャプ
チャ実行中であっても、ディスプレイの表示に影響を及
ぼすことのないビデオデータ転送方式を提供することに
ある。
【０００９】
【課題を解決するための手段】 上記の目的を達成する
ため、本発明は、ビデオプロセッサからのビデオデータ
がデータバスを介して入力されて格納するフレームバッ
ファ内のオフスクリーンメモリと、オフスクリーンメモ
リから読み出し出力されたビデオデータをデータバスを
介して入力されて拡大及び補完処理を行った後ディスプ
レイへ転送する表示制御回路とからなるリアルタイム出
力経路と、ビデオプロセッサからのビデオデータが入力
されてキャプチャ実行時のみゲート開状態とされるゲー
トと、ゲートを通過したビデオデータを蓄積した後シス
テムバスへ転送するメモリ手段とからなるキャプチャリ
ング専用経路とを有するビデオデータ転送方式であっ
て、メモリ手段は、システムバスが他の装置に占有され
ていなければ蓄積したビデオデータをシステムバスに転
送し、システムバスが他の装置に占有されているときは
蓄積したビデオデータに１フィールド又は１フレームの
区切りがあるか否か調べ、区切りがあるときはゲートを
閉じてデータ転送を停止し、区切りがないときはゲート
を通過する次のビデオデータを蓄積する構成としたもの
である。
【００１０】本発明では、ビデオプロセッサから出力さ
れたビデオデータを、キャプチャリング専用経路により
フレームバッファを経由することなく、システムバスに
転送することができる。
【００１１】また、本発明では、ディスプレイにリアル
タイムにビデオデータを転送するリアルタイム出力経路
とシステムメモリにビデオデータを転送するキャプチャ
リング専用経路とを独立させているため、キャプチャリ
ング中であっても、ディスプレイの表示に影響を及ぼす
ことがない。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になるビデオデー
タ転送方式の一実施の形態のブロック図を示す。図１に
おいて、ビデオデコーダ１１がビデオポート１２を介し
てビデオ入力機能を持つグラフィックアクセラレータ２
０に接続され、更にこのグラフィックアクセラレータ２
０がフレームバッファのデータバス１３を介してフレー
ムバッファ１４に接続され、システムバス１７を介して
システムメモリ１８に接続され、更にディスプレイ１６
に接続されている。グラフィックアクセラレータ２０
は、ビデオプロセッサ２１、表示制御回路２２、ゲート
２３及びＦＩＦＯメモリ２４を有している。
【００１３】この実施の形態は、ビデオデコーダ１１か
ら入力されたビデオデータの縮小などを行うビデオプロ
セッサ２１と、ビデオプロセッサ２１より出力されたビ
デオデータをフレームバッファ１４を経由してディスプ
レイ１６へ転送するリアルタイム出力経路２５と、同じ
くビデオプロセッサより出力されたビデオデータシステ
ムメモリ１８へ転送するキャプチャリング専用経路２６
とで構成されている。
【００１４】これらのうち、リアルタイム出力経路２５
は、ビデオプロセッサ２１から出力されたビデオデータ
をフレームバッファ１４に転送するフレームバッファの
データバス１３と、ビデオデータを含む画像データ全般
を蓄えるフレームバッファ１４と、フレームバッファ１
４の中にありビデオデータを蓄えるオフスクリーンメモ
リ１５と、ビデオデータの拡大、補完などを行い、ディ
スプレイの出力タイミングを生成する表示制御回路２２
とで構成されている。
【００１５】また、キャプチャリング専用経路２６は、
キャプチャリングの制御を行うゲート２３と、ビデオデ
ータを蓄えるＦＩＦＯ（ファースト・イン・フーストア
ウト，先入れ先出し）メモリ２４とで構成されている。
【００１６】次に、この実施の形態の動作について図３
のフローチャートを併せ参照して説明する。まず、ビデ
オデコーダ１１によりビデオデータが処理された後（ス
テップ１０１）、ビデオプロセッサ２１に入力され、こ
こで縮小などの処理が行われた後（ステップ１０２）、
二つに分岐され、一方はリアルタイム出力経路２５に、
他方はキャプチャリング専用経路２６に入力される。
【００１７】リアルタイム出力経路２５に入力されたビ
デオデータは、フレームバッファ１４内のオフスクリー
ンメモリ１５に入力されて格納された後（ステップ１０
３）、オフスクリーンメモリ１５から読み出され（ステ
ップ１０４）、表示制御回路２２に供給されて拡大、ビ
デオとグラフィックの切り換えなどの処理が行われた後
（ステップ１０５）、ディスプレイ１６に供給されてリ
アルタイムで表示される（ステップ１０６）。
【００１８】一方、キャプチャリング専用経路２６に入
力されたビデオデータは、キャプチャを実行するかどう
か判断し（ステップ１０７）、キャプチャを実行しない
ときはゲート２３を閉鎖することによりデータ転送を停
止し（ステップ１１３）、キャプチャを実行するときは
ゲート２３を「開」状態とすることにより、データ転送
を行い（ステップ１０８）、ＦＩＦＯメモリ２４に入力
して記憶する（ステップ１０９）。
【００１９】続いて、システムバス１７への転送可能が
可能化どうか判断し（ステップ１１０）、転送可能な場
合はＦＩＦＯメモリ２４内のビデオデータは、システム
バス１７へ転送されてシステムメモリ１８に格納される
（ステップ１１１）。一方、ステップ１１０でシステム
バス１７への転送が何らかの事情により不可能であると
判断された場合は、ビデオデータの１フィールドの区切
りに当るかどうかが垂直同期信号データの有無に基づき
判断され（ステップ１１２）、区切りでないときは引き
続きデータ転送を行ってＦＩＦＯメモリ２４に入力し
（ステップ１０８、１０９）、区切りであるときはゲー
ト２３を「閉」状態に制御してデータ転送を停止し新た
なフレームのキャプチャを中止する（ステップ１１
３）。
【００２０】このように、この実施の形態では、ビデオ
プロセッサ２１から出力されたビデオデータはフレーム
バッファ１４を経由することなく、キャプチャリング専
用経路２６を経てシステムバス１７に転送されるから、
リアルタイム出力経路２５の状態にかかわらず、ビデオ
データのシステムメモリ１８へのキャプチャリングを実
行させることができる。
【００２１】また、キャプチャリング専用経路２６とは
独立したリアルタイム出力経路２５を経てビデオデータ
をディスプレイ１６に供給できるので、キャプチャリン
グ中であるか否かに関係なく、ディスプレイ１６に一定
レートでビデオ表示させることができる。
【００２２】
【実施例】次に、本発明の実施例の構成について図１を
参照して詳細に説明する。ビデオ入力機能を持つグラフ
ィックアクセラレータ２０は、一つの大規模半導体集積
回路（ＬＳＩ）として実現され、その内部にＹＵＶ１６
ビットによるビデオデータを表示サイズに合わせて縮小
する機能を持つビデオプロセッサ２１と、ビデオプロセ
ッサ２１から出力されるビデオデータをフレームバッフ
ァ１４を経由させ表示制御回路２２へ転送する機能を持
つ６４ビット内部バス構成のリアルタイム出力経路２５
と、ビデオプロセッサ２１から出力されるビデオデータ
をＦＩＦＯメモリ２４へと転送する機能を持つ３２ビッ
ト内部バス構成のキャプチャリング専用経路２６とで構
成される。
【００２３】それらのうち、リアルタイム出力経路２５
は、６４ビットのフレームバッファのデータバス１３
と、ビデオデータを含む画像データ全般を蓄える２Ｍバ
イト乃至４Ｍバイトのフレームバッファ１４と、フレー
ムバッファ１４の内部にありビデオデータを蓄える部分
である容量不定のオフスクリーンメモリ１５と、ビデオ
データとその他のグラフィック画像データとのスイッチ
ング機能及びビデオデータを表示サイズに合わせて拡大
する機能及び補完機能及びアナログＲＧＢ信号へのディ
ジタル／アナログ変換機能を持つ表示制御回路２２とで
構成される。
【００２４】一方、キャプチャリング専用経路２６は、
ＦＩＦＯメモリ２４のイネーブル／ディスイネーブル制
御機能を持つゲート２３と、３２ビット×６４０段（Ｙ
ＵＶ１６ビット、ビデオデータ２ライン分）の容量を持
つＦＩＦＯメモリ２４とで構成される。
【００２５】次に、本発明の実施例の動作について図１
及び図２と共に説明する。ＮＴＳＣ方式アナログビデオ
信号が入力されたビデオデコーダ１１は、入力ビデオ信
号をＹＵＶ１６ビットのディジタルビデオデータに変換
し（ステップ１０１）、ビデオプロセッサ２１に転送
し、表示サイズに合わせてビデオデータの縮小処理をさ
せる（ステップ１０２）。ビデオプロセッサ２１の出力
ビデオデータはリアルタイム出力経路２５とキャプチャ
リング専用経路２６にそれぞれ分岐して入力される。
【００２６】リアルタイム出力経路２５に入力されたビ
デオデータは、オフスクリーンメモリ１５に入力されて
一旦記憶された後（ステップ１０３）、出力され（ステ
ップ１０４）、表示制御回路２２に入力されて拡大処理
や補完処理（インターレース画像に対応したＹＵＶ１６
ビット画像データをノンインターレース画像対応に変
更）、ビデオデータとその他のグラフィックデータとの
スイッチング、及びアナログＲＧＢ信号へのディジタル
／アナログ変換処理が施される（ステップ１０５）。ア
ナログＲＧＢ信号とされたビデオデータは、ディスプレ
イ１６に出力されて表示される（ステップ１０６）。
【００２７】一方、キャプチャリング専用経路２６で
は、入力されたビデオデータについてキャプチャを実行
するかどうかを判断し（ステップ１０７）、実行しない
場合はゲート２３を閉鎖してデータ転送を停止し（ステ
ップ１１３）、実行する場合はゲート２３内のＦＩＦＯ
メモリ制御回路がＦＩＦＯメモリ２４にイネーブル信号
を与え、ビデオデータをＦＩＦＯメモリ２４に蓄積させ
る（ステップ１０８、１０９）。
【００２８】続いて、ＰＣＩバスなどのコンピュータの
システムバス１７がコンピュータ内の他の装置に占有さ
れているか否かを調べ（ステップ１１０）、ＰＣＩバス
がコンピュータ内の他の装置に占有されていなければ転
送可能であるので、ＦＩＦＯメモリ２４内のデータをＰ
ＣＩバスを経由させてコンピュータのシステムメモリ１
８に転送する（ステップ１１１）。
【００２９】一方、ＰＣＩバスがコンピュータ内の他の
装置に占有されているときは、ＦＩＦＯメモリ２４内の
ビデオデータにビデオデータ１フィールドの区切りがあ
るかどうかが調べられ（ステップ１１２）、１フィール
ドの区切りがある場合はデータ転送停止の処理がとられ
（ステップ１１３）、１フィールドの区切りがない場合
はステップ１０８に戻り、再びＦＩＦＯメモリ２４への
ビデオデータの転送が行われる。
【００３０】ＦＩＦＯメモリ２４はビデオデータが入力
され（ステップ１０９）、これを一時記憶した後ビデオ
データを出力するが（ステップ１１０）、ＦＩＦＯメモ
リ２４への入力のバンド幅はコンスタントに約１８Ｍｂ
ｐｓ、出力のバンド幅は最大１３２Ｍｂｐｓであり、正
常な動作時にＦＩＦＯメモリ２４がオーバーフローする
ことはない。なお、ステップ１１２において、フレーム
の区切りの有無を検出することも可能である。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
ビデオプロセッサから出力されたビデオデータを、フレ
ームバッファを経由することなくシステムバスに転送す
ることができるため、フレームバッファを含むリアルタ
イム出力経路の状態にかかわらずビデオデータのシステ
ムメモリへのキャプチャリングを実行させることがで
き、よって、ビデオデータのシステムメモリへのキャプ
チャリングレートを向上させることができる。
【００３２】また、本発明によれば、ディスプレイにリ
アルタイムにビデオデータを転送するリアルタイム出力
経路とシステムメモリにビデオデータを転送するキャプ
チャリング専用経路とを独立させて、キャプチャリング
中であっても、ディスプレイの表示に影響を及ぼすこと
がないようにしたため、キャプチャリング中であるか否
かにかかわらず、一定レートでのディスプレイへのビデ
オ表示を実現することができ、これにより、キャプチャ
リング中にディスプレイでのビデオ表示が途切れ途切れ
になるという現象を未然に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１の動作説明用フローチャートである。
【図３】従来の一例のブロック図である。
【符号の説明】
１１ ビデオデコーダ １２ ビデオポート １３ フレームバッファのデータバス １４ フレームバッファ １５ オフスクリーンメモリ １６ ディスプレイ １７ システムバス １８ システムメモリ ２０ ビデオ入力機能を持つグラフィックアクセラレー
タ ２１ ビデオプロセッサ ２２ 表示制御回路 ２３ ゲート ２４ ＦＩＦＯメモリ ２５ リアルタイム出力経路 ２６ キャプチャリング専用経路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 ビデオプロセッサからのビデオデータが
    データバスを介して入力されて格納するフレームバッフ
    ァ内のオフスクリーンメモリと、該オフスクリーンメモ
    リから読み出し出力されたビデオデータを前記データバ
    スを介して入力されて拡大及び補完処理を行った後ディ
    スプレイへ転送する表示制御回路とからなるリアルタイ
    ム出力経路と、 前記ビデオプロセッサからのビデオデータが入力されて
    キャプチャ実行時のみゲート開状態とされるゲートと、
    前記ゲートを通過した前記ビデオデータを蓄積した後シ
    ステムバスへ転送するメモリ手段とからなるキャプチャ
    リング専用経路とを有するビデオデータ転送方式であっ
    て、 前記メモリ手段は、前記システムバスが他の装置に占有
    されていなければ蓄積した前記ビデオデータを該システ
    ムバスに転送し、該システムバスが他の装置に占有され
    ているときは蓄積した前記ビデオデータに１フィールド
    又は１フレームの区切りがあるか否か調べ、該区切りが
    あるときは前記ゲートを閉じてデータ転送を停止し、該
    区切りがないときは前記ゲートを通過する次のビデオデ
    ータを蓄積する ことを特徴とするビデオデータ転送方
    式。
JP09112117A 1997-04-30 1997-04-30 ビデオデータ転送方式 Expired - Fee Related JP3085242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09112117A JP3085242B2 (ja) 1997-04-30 1997-04-30 ビデオデータ転送方式
US09/067,721 US6975323B1 (en) 1997-04-30 1998-04-28 Video data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09112117A JP3085242B2 (ja) 1997-04-30 1997-04-30 ビデオデータ転送方式

Publications (2)

Publication Number Publication Date
JPH10301551A JPH10301551A (ja) 1998-11-13
JP3085242B2 true JP3085242B2 (ja) 2000-09-04

Family

ID=14578610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09112117A Expired - Fee Related JP3085242B2 (ja) 1997-04-30 1997-04-30 ビデオデータ転送方式

Country Status (2)

Country Link
US (1) US6975323B1 (ja)
JP (1) JP3085242B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567296B2 (en) * 2002-06-27 2009-07-28 Thomson Licensing Method and system for detecting and performing automatic bank switching for a filter coefficient ram
JP4782991B2 (ja) 2004-06-30 2011-09-28 株式会社東芝 情報処理機器および情報処理機器の表示制御方法
US7667707B1 (en) * 2005-05-05 2010-02-23 Digital Display Innovations, Llc Computer system for supporting multiple remote displays
US8019883B1 (en) 2005-05-05 2011-09-13 Digital Display Innovations, Llc WiFi peripheral mode display system
US8200796B1 (en) * 2005-05-05 2012-06-12 Digital Display Innovations, Llc Graphics display system for multiple remote terminals
US11733958B2 (en) 2005-05-05 2023-08-22 Iii Holdings 1, Llc Wireless mesh-enabled system, host device, and method for use therewith

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147372A (ja) 1984-12-20 1986-07-05 Matsushita Electric Ind Co Ltd 部分画作成装置
JP2696371B2 (ja) 1988-12-27 1998-01-14 京セラ株式会社 イメージデータ生成回路
JPH03234167A (ja) 1990-02-09 1991-10-18 Sony Corp 画像読み取り装置
JPH03244282A (ja) 1990-02-22 1991-10-31 Yokogawa Electric Corp ビデオスーパーインポーズ装置
US5712664A (en) * 1993-10-14 1998-01-27 Alliance Semiconductor Corporation Shared memory graphics accelerator system
WO1996016505A2 (en) * 1994-11-10 1996-05-30 Brooktree Corporation System and method for generating video data and video control data in a computer system
JPH08146933A (ja) 1994-11-18 1996-06-07 Casio Comput Co Ltd 表示制御装置
US5812125A (en) * 1995-06-30 1998-09-22 International Business Machines Corporation Method and apparatus for selectively generating display images
US5682522A (en) * 1995-07-18 1997-10-28 Silicon Integrated Systems Corp. Shared memory architecture of graphics frame buffer and hard disk cache
US5874969A (en) * 1996-07-01 1999-02-23 Sun Microsystems, Inc. Three-dimensional graphics accelerator which implements multiple logical buses using common data lines for improved bus communication
JP3926873B2 (ja) 1996-10-11 2007-06-06 株式会社東芝 コンピュータシステム

Also Published As

Publication number Publication date
JPH10301551A (ja) 1998-11-13
US6975323B1 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
US5943064A (en) Apparatus for processing multiple types of graphics data for display
JPH10116064A (ja) コンピュータシステムおよびこのシステムにおけるビデオソース切り替え方法
WO2002035512A1 (fr) Dispositif d"affichage d"image
JP2004280125A (ja) ビデオ／グラフィックメモリシステム
JP3085242B2 (ja) ビデオデータ転送方式
CA2260932A1 (en) Motion video processing circuit for capture, playback and manipulation of digital motion video information on a computer
US7595844B2 (en) Method for assisting video compression in a computer system
JP2003536285A (ja) ビデオ・データのダウン・コンバージョンに関する方法および装置
US20030011691A1 (en) Camera-mounted apparatus and data writing control method for the same
US6546156B1 (en) Image processing device
US20060072840A1 (en) Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory
JPH08328528A (ja) 画像処理装置
KR100296683B1 (ko) 동시 수신 동작을 실행가능한 데이터 수신 장치
KR0170216B1 (ko) 신호처리장치 및 그 방법
JP3420151B2 (ja) 画像処理装置
KR0132267Y1 (ko) 영상처리장치에서의 입출력용 단일 루크업 테이블
US6405235B1 (en) Data receiving device capable of executing simultaneous reception operation
JPH10149149A (ja) 画像処理装置
JPH10111676A (ja) 通信処理装置
JP2001197489A (ja) 画像処理装置
JPS61223965A (ja) デ−タ転送回路
JPH0553547A (ja) 表示制御装置
JPH09160736A (ja) 画像オーバーレイ装置及び方法
JPH0683759A (ja) 情報処理装置
JPH103446A (ja) グラフィックアクセラレータ接続用集積回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070707

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080707

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees