JPH05197796A

JPH05197796A - 画像メモリ装置

Info

Publication number: JPH05197796A
Application number: JP3157692A
Authority: JP
Inventors: Toshihiro Kadowaki; 俊浩門脇
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-22
Filing date: 1992-01-22
Publication date: 1993-08-06

Abstract

(57)【要約】【目的】リングバッファメモリのサイズ、数、容量及
び構成を可変にした画像メモリ装置を提供する。【構成】画像メモリスロット２４₁〜２４₄と、画像メ
モリ１４₁〜１４₄と、アドレス発生手段（アドレス発生
部）２０と、ブロックアドレス変換テーブル１５と、ア
クセス手段３２とを備え、実ブロックアドレス幅より仮
想ブロックアドレス幅を大きくすることにより、リング
バッファメモリを構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストコンピュータ、
画像形成装置及び画像読取装置等に接続されて画像デー
タを受信及び転送する画像メモリ装置に関する。

【０００２】

【従来の技術】従来、ホストコンピュータから画像デー
タを受信し、この受信画像データに基づき、１ページを
複数に分割したセグメント単位に画像を形成する画像形
成装置としての例えば、バブルジェット（Ｂｕｂｂｌｅ
Ｊｅｔ）方式のプリンタに転送し、印刷を行なう画像
メモリ装置は図６に示すように構成されている。

【０００３】即ち、図示するようにホストコンピュータ
１から画像メモリ装置２の外部インタフェース３に送ら
れた画像データは、制御部４内の図示しないＣＰＵ（中
央演算処理装置）によってアドレスセレクタ５を介して
画像メモリ６に書き込まれる。スキャナ／プリンタ７
は、１ページを複数に分割したセグメント構成の画像を
１セグメント単位に読み取りまたは形成するバブルジェ
ット方式のスキャナ／プリンタである。そして、画像メ
モリ６からデータセレクタ８を介して読み出された画像
データに基づいて画像形成を行ない、また読み取った画
像データは画像メモリ６に書き込まれる。アドレス発生
部９は、スキャナ／プリンタ７からの同期信号に基づい
て画像メモリ６からの読み出し／書き込みアドレスを発
生する。

【０００４】一般に、バブルジェット方式のプリンタの
プリント速度は高速であり、１セグメントを印刷してい
る間は印刷速度が一定のため、１セグメントを印刷する
のに必要な画像データは、総て半導体メモリで構成され
た高速メモリ可能な画像メモリ６に保持しておく必要が
ある。

【０００５】この画像メモリ６は、少なくとも１セグメ
ント分以上の画像データを保持できるだけの容量を持
ち、１ページの画像を構成する各セグメントについて、
ホストコンピュータ１からの画像データの受信と、プリ
ントとを繰り返すことにより、１ページの画像を構成す
る。

【０００６】各セグメントのプリントに必要なデータ
は、各セグメント間のつなぎ処理のため図７に示すよう
に重複部分Ｌを持つが、ホストコンピュータ１からは重
複部分についても画像データの転送が１度で済むよう
に、画像メモリ６はリングバッファ形式をとっている。

【０００７】図７に示すように、アドレス数がＮビット
の画像メモリは（２のＮ乗）バイトの容量を持つが、実
アドレス（２のＮ−１乗）バイト目の次に第０バイト目
が来るようにする。即ち、リングバッファ形式をとるこ
とにより画像メモリのサイズ及び境界を意識しなくて済
む。

【０００８】これらのリングバッファメモリは、読み出
しアドレスの下位Ｎビットのみを画像メモリに接続する
ことで実現されている。図７において、第１のセグメン
トのプリントが終了すれば、第２のセグメントとの重複
部分以外の部分は捨てても良いため、該第２のセグメン
トのプリントに必要なデータが上書きされる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来装置では、リングバッファメモリのサイズが固定で、
しかも数が１つであり、また容量も（２のＮ乗）に限ら
れ、更に構成も固定タイプに限られていた。

【００１０】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、リングバッファメモリの
サイズ、数、容量及び構成を可変にした画像メモリ装置
を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明の画像メモリ装置は、複数の画像メモリスロット
と、各画像メモリスロットに装着され且つ少なくとも１
つのメモリブロックが対応する画像メモリと、仮想ブロ
ックアドレスとブロック内アドレスとを発生するアドレ
ス発生手段と、前記仮想ブロックアドレスを実ブロック
アドレスに変換するブロックアドレス変換テーブルと、
前記実ブロックアドレスと前記ブロック内アドレスとに
より前記画像メモリをアクセスするアクセス手段とを備
え、前記実ブロックアドレスの幅より前記仮想ブロック
アドレスの幅を大きくすることにより、リングバッファ
メモリを構成することを特徴とするものである。

【００１２】

【作用】仮想ブロックアドレスがブロックアドレス変換
テーブルにより実ブロックアドレスに変換され、画像メ
モリの種類、装着（接続）状況或は動作モードに応じて
上記ブロックアドレス変換テーブルが書き換えられる。

【００１３】

【実施例】以下、本発明の一実施例を図１〜図５に基づ
き説明する。

【００１４】図１は、本発明の一実施例に係る画像メモ
リ装置のブロック構成図である。ホストコンピュータ１
０から画像メモリ装置１１の外部インタフェース１２に
送られた画像データは、制御部１３内の図示しないＣＰ
Ｕによって、アドレスセレクタ１４及びブロックアドレ
ス変換テーブル１５を介して複数（本実施例では４つ）
の画像メモリ１６₁，１６₂，１６₃，１６₄に書き込ま
れ、その後、スキャナ／プリンタ（画像読取／画像形成
装置）１７に送られてプリントされる。また、スキャナ
／プリンタ１７で読み取られた画像データは、データセ
レクタ１８を介して各画像メモリ１６₁〜１６₄に書き込
まれ、その後、ホストコンピュータ１０に送られる。

【００１５】制御部１３はＣＰＵを含み、ＣＰＵバス１
９を介して画像メモリ装置１１全体の制御を行なう。ア
ドレスセレクタ１４とデータセレクタ１８は、画像メモ
リ１６₁〜１６₄にアクセスするモードを切り換えるもの
で、ホストコンピュータ１０と画像メモリ１６₁〜１６₄
との間で画像データを転送する場合はＣＰＵバス１９の
アドレスバスとデータバスとを用いて画像メモリ１６₁
〜１６₄をアクセスする。

【００１６】スキャナ／プリンタ１７と画像メモリ１６
₁〜１６₄との間で画像データを転送する場合は、スキャ
ナ／プリンタ１７から送られる同期信号に基づいてアド
レス発生部（アドレス発生手段）２０が発生するアドレ
スバス２１と、スキャナ／プリンタ１７と接続されてい
るデータバス２２とを用いて画像メモリ１６₁〜１６₄を
アクセスする。

【００１７】画像メモリ１６₁〜１６₄へのアクセスアド
レスのうち下位２４ビットが選択の対象となり、選択さ
れたアドレスのうち下位２０ビットのブロック内アドレ
ス２３はそのまま各画像メモリ１６₁〜１６₄に接続され
る。また上位４ビットの仮想ブロックアドレス３３は、
ブロックアドレス変換テーブル１５により、実ブロック
アドレス３４に変換され、各画像メモリ１６₁〜１６₄に
接続される。

【００１８】画像メモリ１６₁〜１６₄は、これらに対応
する４つの画像メモリスロット２４₁，２４₂，２４₃，
２４₄に着脱自在に装着（接続）され、ＳＩＭＭ（Ｓｉ
ｎｇｌｅＩｎｌｉｎｅＭｅｍｏｒｙＭｏｄｕｌ
ｅ：シングルインラインメモリモジュール）で構成され
ている。

【００１９】各画像メモリスロット２４₁〜２４₄には、
４Ｍバイトの画像メモリもしくは１Ｍバイトの画像メモ
リを装着するか、或は何も装着しない。本実施例におい
ては１ブロックは２０ビット、即ち１Ｍバイトであるの
で、４Ｍバイトの画像メモリは４つのブロックを持ち、
１Ｍバイトの画像メモリは１つのブロックを持つことに
なる。また、１Ｍバイトの画像メモリを１つの画像メモ
リスロットにのみ装着した場合は、全体で１ブロックで
あり、４Ｍバイトの画像メモリを４つの画像メモリスロ
ットに装着した場合は、全体で１６ブロックとなる。

【００２０】このブロックを選択するアドレスがブロッ
クアドレスとなる。

【００２１】スキャナ／プリンタ１７は、セグメントを
単位として画像読み取り及び画像形成を行なうものであ
り、この種の方式はインクジェット方式の一種であるバ
ブルジェット方式のプリンタにおいて多用されている。
バブルジェット方式のプリンタでは、図２（ａ）に示す
ようなプリント素子２５を用いて画像を印刷用紙上に形
成する。同図において、インクタンク２６により供給さ
れるインクは、吐出制御部２７の制御により各ノルズ２
８より吐出され、印刷用紙等の印刷媒体に印刷される。

【００２２】本実施例の場合、ノズル２８の配設数は１
２８個であり、各ノズル２８毎に吐出及び非吐出動作が
制御される。図２（ｂ）は、プリント素子２５を用いた
印刷用紙２９への印刷方法を示したものである。

【００２３】プリント素子２５は、各吐出制御部２
７₁，２７₂，２７₃，２７₄毎に矢印３０₁，３０₂，３０
₃，３０₄に示すように印刷用紙２９のＸ方向に移動しな
がら１２８画素の幅Ｈで印刷を行なう。次にプリント素
子２５は各吐出制御部２７₁〜２７₄毎に矢印３１₁，３
１₂，３１₃に示すように印刷用紙２９のＹ方向に１２８
画素の幅Ｈ宛移動して、上記同様に印刷を行なう。この
矢印Ｘ方向への１回の移動で印刷される領域をセグメン
トと呼ぶことにする。

【００２４】１ページの画像は、複数のセグメント画像
で構成されることになる。バブルジェット方式の特徴と
して、１セグメントを印刷する間は印刷動作の途中停止
はできない。しかし、各セグメント間では印刷動作を停
止できるため、画像メモリ１６₁〜１６₄には、１セグメ
ントを印刷するのに必要なラスタ画像データが入ってい
ればよく、１ページ分の容量は必要としない。

【００２５】各セグメントをプリントするのに必要なデ
ータは、各セグメント間のつなぎ処理のため、図７に示
すように重複部分Ｌを持つが、ホストコンピュータ１０
からは重複部分Ｌについても画像データの転送が１度で
済むように、画像メモリはリングバッファ形式をとって
いる。

【００２６】図７に示すように、画像メモリの容量が
（２のＮ乗）バイトの時、（２のＮ−１乗）バイト目の
次に第０バイト目が来るようにすることをリングバッフ
ァ形式と呼ぶが、こうすることにより、画像メモリのサ
イズ、境界を意識しなくてよい。図６及び図７に示す従
来例では、リングバッファメモリの容量は（２のＮ乗）
に限られていたが、本発明ではブロックアドレス変換テ
ーブル１５を使うことにより、可変個数、可変サイズ及
び可変構成（固定タイプと着脱可能タイプ）のリングバ
ッファメモリを構成することが可能である。

【００２７】図３は、第１画像メモリスロット２４₁と
第２画像メモリスロット２４₂に４Ｍバイトの画像メモ
リ１６₁，１６₂が装着された場合のリングバッファメモ
リの構成の一例を示す図である。この時、使用可能なメ
モリブロックは、図３（Ｂ）に示すごとく８ブロック
（ＮＯ．０〜ＮＯ．７）存在する。この場合、ブロック
アドレス変換テーブル１５を図３（Ｃ）のように設定す
る。この設定においては仮想ブロックアドレスの「０」
と「８」、「１６」…が同一の実ブロックアドレス
「０」に変換される。即ち、８ブロックの大きさを持つ
リングバッファメモリが構成される。図３（ａ）は、こ
の時の仮想ブロックアドレスと実ブロックアドレスとの
対比を示したものである。ブロックアドレス変換テーブ
ル１５に与えられる仮想ブロックアドレスは４ビット
（０〜１５）であるが、ＣＰＵバス１９またはアドレス
発生部２０から発生される仮想ブロックアドレスは、４
ビット以上であってもよく、下位４ビット以外は無視さ
れる。

【００２８】図４は、第１画像メモリスロット２４₁と
第２画像メモリスロット２４₂に１Ｍバイトの画像メモ
リが装着された場合のリングバッファメモリの構成の一
例を示す図である。この時、使用可能なメモリブロック
は図４（ｂ）に示すごとく２ブロック（ＮＯ．０とＮ
Ｏ．４）存在する。

【００２９】従来の方法では、このようにアドレスが離
れているとリングバッファメモリを構成することができ
なかった。

【００３０】このような場合、本発明ではブロックアド
レス変換テーブル１５を図４（Ｃ）のように設定する。
この設定においては、仮想ブロックの「０」、「２」、
「４」…が第１実ブロックに、仮想ブロックの「１」、
「３」、「５」…が第４実ブロックにそれぞれ変換され
る。即ち、２ブロックの大きさを持つリングバッファメ
モリがアドレスの連続している実ブロックを用いて構成
される。図４（ａ）はこの時の仮想ブロックアドレスと
実ブロックアドレスとの対比を示したものである。

【００３１】図３及び図４で示した例では、画像メモリ
が装着されているメモリブロック総てを用いてリングバ
ッファメモリを構成したが、これに限らずメモリブロッ
クの一部のみを用いてリングバッファメモリを構成して
もよい。例えば、装着されている画像メモリが不良と判
定された場合は、その画像メモリを画像メモリスロット
から外してリングバッファメモリを構成できる。

【００３２】また、４Ｍバイトの画像メモリの一部で不
良が発見された場合、４ブロックのうち正常に使えるブ
ロックのみを使ってリングバッファメモリを構成でき
る。

【００３３】また、１枚の印刷用紙上に複数画像をレイ
アウトする場合、レイアウトする画像の数だけリングバ
ッファメモリが必要となる。本発明によれば、最大画像
メモリを装着し、１ブロックで１つのリングバッファメ
モリを構成することにより、最大１６個のリングバッフ
ァメモリを同時に実現できる。

【００３４】また、これまでの説明ではセグメント方式
のスキャナ／プリンタのプリンタ部についてのみ説明し
たが、セグメント単位毎に画像データを読み込むスキャ
ナ／プリンタのスキャナ部についても上述したプリンタ
部と同様の効果が得られる。

【００３５】なお、図１において制御部１３、アドレス
セレクタ１４、ブロックアドレス変換テーブル１５及び
アドレス発生部２０によりアクセス手段３２が構成され
ており、このアクセス手段３２は実ブロックアドレス３
４とブロック内アドレス２３とにより画像メモリをアク
セスするものである。

【００３６】制御部１３は、第１，第２及び第３の検知
手段を有している。第１の検知手段は各画像メモリスロ
ット２４₁〜２４₄に画像メモリ１６₁〜１６₄が装着され
ているか否かを検知するものである。また、第２の検知
手段は各画像メモリスロット２４₁〜２４₄に装着されて
いる画像メモリ１６₁〜１６₄の種別（タイプ）を検知す
るものである。更に、第３の検知手段は各画像メモリス
ロット２４₁〜２４₄に装着されている画像メモリ１６₁
〜１６₄内のメモリブロックの異常を検知するものであ
る。

【００３７】図５は、本実施例の画像メモリ装置１１の
制御手順を示すフローチャートである。電源の投入によ
り動作が開始すると、まずステップ１で「ｎ」に「１」
を代入し、次にステップ２で第ｎ番目の画像メモリスロ
ットに画像メモリが装着されているか否かをチェックす
る。これは図１の制御部１３により注目アドレスに任意
のデータを書き込み／読み出しすることによりチェック
できる。画像メモリが装着されている場合は、ステップ
３で第ｎ番目の画像メモリスロットに装着されている画
像メモリのタイプが４Ｍバイトタイプか１Ｍバイトタイ
プかをチェックする。これも制御部１３によるデータの
書き込み／読み出しによりチェックできる。

【００３８】次に、ステップ４で第ｎ番目の画像メモリ
スロットのメモリブロックについてメモリの不良チェッ
クを行なう。次にステップ５で総ての画像メモリスロッ
トについてチェックが終了したか否かをチェックし、総
ての画像メモリスロットについてチェックが終了する
と、ステップ６でチェック結果に応じて前述したように
ブロックアドレス変換テーブル１５を設定して、設定可
能な最大サイズのリングバッファメモリを構成する。

【００３９】次に、ホストコンピュータ１０からの指示
に基づきステップ７で動作モードを判定し、スキャンモ
ードの場合はステップ８でスキャナ／プリンタ１７のス
キャナ部から読み取った画像をホストコンピュータ１０
に転送する。この時、リングバッファメモリに入りきれ
る数のセグメント数の画像をバッファリング可能とな
る。また、プリントモードの場合は、ステップ９でホス
トコンピュータ１０から受け取った画像データをスキャ
ナ／プリンタ１７に送り、そのプリンタ部により印刷用
紙２９に印刷する。この場合もリングバッファメモリに
入りきれる数のセグメント数の画像をバッファリング可
能である。

【００４０】また１枚の印刷用紙２９上に複数画像を配
置するモード、即ち複数画像プリントモードの場合、ス
テップ１０で配置する画像数に応じてリングバッファメ
モリを再構成する。この時、使用可能なブロック数が構
成可能なリングバッファメモリの最大数となる。次にス
テップ１１で各画像について、ホストコンピュータ１０
から画像データを受け取ってリングバッファメモリに入
れ、スキャナ／プリンタ１７に送り、そのプリンタ部に
より印刷用紙２９に印刷する。この時、レイアウトする
画像数が少なければ１画像当たりのリングバッファメモ
リのサイズを大きくすることができる。

【００４１】なお、上述したステップ２において画像メ
モリが装着されていない場合は、ステップ３，４を実行
せずにステップ５に進む。またステップ５において総て
の画像メモリスロットについてチェックが終了しなけれ
ばステップ２へ戻る。

【００４２】上述した第１実施例では、画像メモリ１６
₁〜１６₄はＳＩＭＭを用いて着脱可能としたが、これに
限られるものではなく、画像メモリを出荷時に固定する
ようにしてもよい。しかし、異なるメモリ容量を持つモ
デルを同じハードウエア及びソフトウエアで実現できる
ため、効果は上記と同じである。また、出荷時に画像メ
モリが固定されるため、ステップ２での装着（接続）／
非装着（非接続）のチェック及びステップ３での画像メ
モリタイプのチェックは、ジャンパーピンのチェックで
代行してもよく、または不揮発性のメモリに記憶してい
ても良い。

【００４３】

【発明の効果】以上説明したように本発明の画像メモリ
装置によれば、仮想ブロックアドレスをブロックアドレ
ス変換テーブルにより実ブロックアドレスに変換し、画
像メモリの種類、装着（接続）状況、動作モードに応じ
てブロックアドレス変換テーブルを書き換えることによ
り、サイズ、数、容量を可変し得ると共に、固定タイプ
と着脱タイプのように構成も可変し得るリングバッファ
メモリを構成できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像メモリ装置のブロ
ック構成図である。

【図２】同装置におけるバブルジェット方式のプリンタ
の動作説明図である。

【図３】同装置におけるブロックアドレス変換テーブル
の設定例を示す図である。

【図４】同装置におけるブロックアドレス変換テーブル
の設定例を示す図である。

【図５】同装置の制御手順を示すフローチャートであ
る。

【図６】従来の画像メモリ装置のブロック構成図であ
る。

【図７】一般的なリングバッファメモリの構成を示す概
念図である。

【符号の説明】

１５ブロックアドレス変換テーブル１６₁〜１６₄画像メモリ１７スキャナ／プリンタ（画像読取装置及び画像形成
装置）２０アドレス発生部（アドレス発生手段）２３ブロック内アドレス２４₁〜２４₄画像メモリスロット３２アクセス手段３３仮想ブロックアドレス３４実ブロックアドレス

Claims

【特許請求の範囲】

【請求項１】複数の画像メモリスロットと、各画像メ
モリスロットに装着され且つ少なくとも１つのメモリブ
ロックが対応する画像メモリと、仮想ブロックアドレス
とブロック内アドレスとを発生するアドレス発生手段
と、前記仮想ブロックアドレスを実ブロックアドレスに
変換するブロックアドレス変換テーブルと、前記実ブロ
ックアドレスと前記ブロック内アドレスとにより前記画
像メモリをアクセスするアクセス手段とを備え、前記実
ブロックアドレスの幅より前記仮想ブロックアドレスの
幅を大きくすることにより、リングバッファメモリを構
成することを特徴とする画像メモリ装置。
【請求項２】前記ブロックアドレス変換テーブルを書
き換えることにより、互いに異なるサイズのリングバッ
ファメモリを構成することを特徴とする請求項１記載の
画像メモリ装置。
【請求項３】前記各画像メモリスロットに前記画像メ
モリが装着されているか否かを検知する第１の検知手段
を備え、装着されている前記画像メモリ内のメモリブロ
ックのみを用いてリングバッファメモリを構成すること
を特徴とする請求項１または２記載の画像メモリ装置。
【請求項４】前記各画像メモリスロットに装着されて
いる前記画像メモリの種別を検知する第２の検知手段を
備え、装着されている前記画像メモリ内に含まれるメモ
リブロック数を判別し、そのブロック数に応じてリング
バッファメモリを構成することを特徴とする請求項１，
２または３記載の画像メモリ装置。
【請求項５】前記各画像メモリスロットに装着されて
いる前記画像メモリ内のメモリブロックの異常を検知す
る第３の検知手段を備え、異常なメモリブロックまたは
そのメモリブロックを含む前記画像メモリに含まれるメ
モリブロック以外のメモリブロックを用いてリングバッ
ファメモリを構成することを特徴とする請求項１乃至３
または４記載の画像メモリ装置。
【請求項６】Ｎ個のメモリブロックをＭ（１＜Ｍ≦
Ｎ）個に分割し、該分割された各メモリブロックによ
り、Ｍ個のリングバッファメモリを構成することを特徴
とする請求項１乃至４または５記載の画像メモリ装置。
【請求項７】セグメントスキャン方式の画像読取装置
から画像を転送することを特徴とする請求項１乃至５ま
たは６記載の画像メモリ装置。
【請求項８】セグメントプリント方式の画像形成装置
に対して画像を転送することを特徴とする請求項１乃至
６または７記載の画像メモリ装置。
【請求項９】前記画像形式装置はバブルジェット方式
であることを特徴とする請求項８記載の画像メモリ装
置。